



Département du second cycle

Mémoire de Fin d'Etudes

En vue de l'obtention du diplôme d'ingénieur d'état

Filière : **Electrotechnique**

Spécialité : **Traction électrique**

Thème :

Onduleur T-NPC à trois niveaux :

Etude, commande et réalisation.

Présenté par : M^{lle}. AKKOUCHE Dalel.

Et : M^{lle}. OMAR-AMRANI Rania.

Encadré par : M. BENACHOUR Ali.

Co-encadré par : M. IFFOUZAR Kousseila.

Soutenu le : 01/09/2020

Devant le jury composé de :

Dr DEBOUCHA Abdelhakim

Dr BENACHOUR Ali

Dr IFFOUZAR Kousseila

Dr HAMACHE Amar

Président

Encadreur

Co-Encadreur

Examineur



Département du second cycle

Mémoire de Fin d'Etudes

En vue de l'obtention du diplôme d'ingénieur d'état

Filière : **Electrotechnique**

Spécialité : **Traction électrique**

Thème :

Onduleur T-NPC à trois niveaux :

Etude, commande et réalisation.

Présenté par : M^{lle}. AKKOUCHE Dalel.

Et : M^{lle}. OMAR-AMRANI Rania.

Encadré par : M. BENACHOUR Ali.

Co-encadré par : M. IFFOUZAR Kousseila.

Soutenu le : 01/09/2020

Devant le jury composé de :

Dr DEBOUCHA Abdelhakim

Dr BENACHOUR Ali

Dr IFFOUZAR Kousseila

Dr HAMACHE Amar

Président

Encadreur

Co-Encadreur

Examineur

ملخص: يتمحور هذا المشروع بشكل أساسي على دراسة وصنع نموذج موج ذو ثلاثة مستويات (T-NPC) يتحكم يعتمد على استراتيجية التحكم الشعاعي (SVM) المبرمجة على لوحة التطوير STM32 تمثل أحدث تقنيات الموجات متعددة المستويات مع استراتيجيات القيادة الخاصة بهم نقطة البداية لهذا التحليل ، تليها محاكاة للموج ثلاثي المستويات T-NPC استنادًا إلى ثلاث استراتيجيات للتحكم تحت برنامج Matlab / Simulink. إذ تمثلت هذه الاستراتيجيات الثلاث في التعديل الطبيعي لعرض النبضة (PWM)، و PWM مع حقن التوافقيات الحالية ، و التحكم الشعاعي بالإضافة إلى استراتيجية تحكم الموجة التامة ؛ ما مكن من الوصول إلى تفسير ومقارنة النتائج المتحصل عليها. في المرحلة التالية ، يطور هذا التحليل ، الأجهزة الطرفية للوحة التطوير STM32F4-Discovery التي تم استخدامها لتنفيذ استراتيجية التحكم الشعاعي SVM. تم تخصيص الجزء الأخير من الدراسة لتصميم لوحة الدوائر المطبوعة للموج T-NPC على برنامج «Orcad Cadence and Allegro» ، وإنشاء النموذج الأولي، متبوعة باستنتاج عام.

الكلمات المفتاحية: موجات متعددة المستويات ، تعديل ناقل الفضاء (SVM) ، موج ثلاثي المستويات بنقطة محايدة (T-NPC) ، لوحة تطوير STM32 ، لوحة دوائر مطبوعة (PCB) ، تعديل عرض النبض (PWM) .

Abstract: The presentation of this project is mainly focused on the study and realization of the T-NPC three-level inverter, controlled by the SVM modulation strategy which in turn is implemented on the STM32F4-discovery development board. A state of the art of multilevel inverters with their operating principle, advantages and disadvantages, constitutes the starting point of this analysis, followed by a simulation of the three-phase T-NPC inverter with four modulation strategies, namely: Six Step Modulation, Natural PWM, PWM with injection of harmonics and vector PWM, using Matlab / Simulink software, thus allowing results to be interpreted and compared. In a third step, this analysis develops the different parts constituting the T-NPC inverter, in particular the STM32F4-Discovery card and its peripherals, along with their dimensioning. This step also addresses the implementation of the SVM technique program in the development board to finally start the last part which is devoted to the design of the printed circuit "PCB" of the inverter structure T-NPC, on the software "Orcad Cadence and Allegro" and the realization of the prototype of this inverter.

Key Words: Multilevel inverters, Three Levels T-NPC inverter, Space Vector Modulation (SVM), Pulse-Width Modulation (PWM), STM32 Development Board, Printed Circuit Board (PCB).

Résumé : La présentation du présent projet est axée principalement sur l'étude et la réalisation de l'onduleur T-NPC à trois niveaux, commandé par la stratégie de modulation SVM qui est à son tour, implémentée sur la carte de développement STM32F4-discovery. Un état de l'art des onduleurs multiniveaux avec leur principe de fonctionnement, avantages et inconvénients, constitue le point de départ de cette analyse, suivie par une simulation de l'onduleur T-NPC triphasé avec quatre stratégies de modulation, à savoir : la commande pleine onde, la MLI naturelle, la MLI avec injection d'harmonique et la MLI vectorielle, sous le logiciel Matlab/Simulink permettant ainsi, d'aboutir à l'interprétation et à la comparaison des résultats. Dans une troisième étape, cette analyse développe les différentes parties constituant l'onduleur T-NPC notamment la carte STM32F4-Discovery et ses périphériques, accompagnées de leur dimensionnement. Cette étape aborde également l'implémentation du programme de la technique SVM dans la carte de développement pour enfin, entamer la dernière partie qui est consacrée à la conception du circuit imprimé « PCB » de l'onduleur à structure T-NPC, sur le logiciel « Orcad Cadence and Allegro » et à la mise en œuvre du prototype de cet onduleur.

Mots clé : Onduleurs multiniveaux, Onduleur à trois niveaux à structure T-NPC, Modulation vectorielle (SVM), Modulation à largeur d'impulsion (MLI), Carte STM32, Carte de Circuit imprimé PCB.

REMERCIEMENTS

Nous remercions en premier lieu Allah, Tout Puissant et Miséricordieux de nous avoir maintenu en bonne santé, de nous avoir donné la chance de pouvoir vivre des moments émouvants tout au long de notre cursus universitaire, de nous avoir doté de motivation et de persévérance afin de mener à bien cet humble travail.

Nous voudrions manifester, en second lieu, notre sincère reconnaissance à notre encadreur, Monsieur **BENACHOUR Ali** ainsi qu'à notre co-encadreur Monsieur **IFFOUZAR Kousseila** pour les efforts et l'abnégation qu'ils ont affichés à notre égard, pour les conseils avisés et les orientations judicieuses qu'ils nous ont prodigués, pour leurs encouragements, leurs soutiens et surtout, pour leur permanente disponibilité tout au long de la préparation de notre projet de fin d'études.

Nous tenons à témoigner notre reconnaissance à Monsieur **SAKHRI Sabri** pour son aide précieuse, ses explications pertinentes ainsi que pour le temps qu'il nous a accordé.

Nous remercions profondément Monsieur **DEBOUCHA Abdelhakim** qui nous a fait l'honneur de présider le jury. Nous sommes également très honorées que Monsieur **HAMACHE Amar** ait accepté d'examiner notre travail et de faire partie des membres de jury.

Notre gratitude va aussi à l'ensemble des enseignants du second cycle de l'Ecole Supérieure En Sciences Appliquées D'ALGER, département de génie électrique, de nous avoir suivi durant toute notre formation universitaire afin de nous assurer un apprentissage de qualité et de nous inculquer les valeurs d'un métier si noble.

Enfin, nos chaleureux remerciements vont aussi à toutes les personnes qui, de près ou de loin, nous ont accompagnés et aidés dans l'élaboration de ce travail.

DEDICACES

A mes très chers parents TOUFIK et RAFIKA, la prunelle de mes yeux,

Autant de phrases et d'expression aussi éloquentes soient-elles, ne sauraient exprimer ma gratitude, ma reconnaissance, mon amour éternel et ma considération pour les sacrifices que vous avez consenti pour mon instruction et mon bien être.

Je vous remercie pour tout le soutien et l'amour que vous me portez depuis mon enfance, que ce modeste travail soit l'exaucement de vos vœux tant formulés, le fruit de vos innombrables sacrifices, bien que je ne m'en acquitterai jamais.

A mon adorable frère ABD EL GHANI et ma douce sœur NIHAD pour leurs encouragements permanents, leur soutien moral ainsi que pour toute la complicité et l'entente qui nous unissent, je vous aime éperdument.

A mon très cher et unique oncle MUSTAPHA, mon second père et mon appui, aucune dédicace ne saurait exprimer le respect, l'amour et la reconnaissance que je vous dois. Merci d'avoir toujours été là pour moi.

A mes défunts grands parents BEN YOUSEF et ACHOURA qui auraient tant aimé voir ce jour et qui ont toujours été présents dans mon esprit ainsi que dans mon cœur. Votre bénédiction m'a toujours accompagné, que Dieu vous accueille dans son éternel paradis.

A toute ma famille paternelle OMAR AMRANI et maternelle SADOK, puisse ce travail être le témoin de ma profonde affection et de ma sincère estime envers vous.

A ma très chère binôme, ou plutôt : A mon adorable sœur DALEL, celle qui m'a accompagné et supporté tout au long de l'élaboration de cette thèse, je n'oublierai jamais notre complicité, nos fous rires, nos moments passés ensemble. J'ai eu l'énorme plaisir de travailler avec toi.

A tous ceux qui, par un mot, m'ont donné la force de continuer.

OMAR-AMRANI Rania

DEDICACES

Pour la vaillance de Allah, le courage, qui m'a procuré pour accomplir ce modeste travail.

Pour mes parents qui étaient une source d'inspiration et de motivation pour moi, un pur bonheur qui me comblait chaque jour davantage, je n'oublierai jamais leur soutien et l'amour qu'ils m'ont prodigué, je ne leur saurais jamais assez reconnaissante pour leurs sacrifices et leur bienveillance pour toutes difficultés qu'ils ont dû affronter pour m'assurer une bonne éducation. C'est grâce à eux que je suis arrivée là où je suis et je ne saurai jamais les remercier assez.

Pour les meilleurs moments de ma vie que mes chères sœurs Imane, Houda, Nada et le beau bébé Nihal, mon frère Nesreddine et Abed'Allah m'ont offert. Leur soutien m'a été bénéfique pendant tout au long de mon parcours d'étude, Enfin Dalel a soutenu !

Pour ma jeune tante, qui m'a toujours soutenue et aidé et surtout aimé, et pour toute ma famille, et toute mes amies surtout Rania Belabass.

Je dédie ce travail à la personne qui a passé avec moi le tunnel de travail, de dépression, de fou rire, d'espoir, d'amour, de patience et des larmes, Je suis vraiment reconnaissante pour ton soutien, pour m'avoir accueilli chaleureusement toi et ta petite famille ou je me suis senti chez moi, je vous remercie tous Tata Rafika, Nihad tonton Toufik et bien sûr Abd'Elghani. Un grand MERCI pour toi ma meilleure binôme, pour tout ce que tu m'as appris ma sœur styliste : Rania.

Pour les âmes qui travaillent sans cesse d'espoir que ce pays sera beaucoup mieux insh'Allah.

AKKOUCHE Dalel

TABLE DES MATIERES

REMERCIEMENTS
LISTE DES TABLEAUX
LISTE DES FIGURES
LISTE DES SYMBOLES ET ABREVIATIONS

INTRODUCTION GENERALE	1
CHAPITRE I : ETAT DE L'ART DES ONDULEURS MULTINIVEAUX	
INTRODUCTION	4
I.1 Historique sur les onduleurs multiniveaux	4
I.2 Concept des onduleurs multiniveaux	6
I.3 Topologies classiques des onduleurs multiniveaux	7
I.3.1 Onduleur clampé par le neutre (<i>Neutral Point Clamped NPC</i>)	8
I.3.2 Onduleur à condensateurs flottants (<i>Flying Capacitors FC</i>)	11
I.3.3 Onduleurs en pont H cascadié (<i>Cascaded H Bridge CHB</i>)	14
I.4 Structures dérivées et structures hybrides des onduleurs multiniveaux	17
I.4.1 Onduleur clampé activement par le neutre (<i>Active Neutral Point Clamped ANPC</i>)	18
I.4.2 Onduleur H-NPC cinq niveaux	19
I.4.3 Onduleur NPC raccordé au réseau Z source	19
I.5 Nouvelles topologies des onduleurs multiniveaux	20
I.6 Onduleurs multiniveaux à structures T-NPC	22
I.6.1 Onduleur à structure T-NPC à trois niveaux	22
I.6.2 Onduleur T-NPC à cinq niveaux basé sur les cellules de commutation multi-états (<i>Multistate Switching Cells MSSC</i>)	23
I.6.3 Avantages de la topologie T-NPC	24
I.6.4 Inconvénients de la topologie T-NPC	24
I.7 Comparaison entre les topologies NPC et T-NPC	24
I.8 Choix des interrupteurs bidirectionnels pour la réalisation des onduleurs multiniveaux	26
I.9 Applications des onduleurs multiniveaux	28
I.9.1 Application dans les systèmes d'alimentation	28
I.9.2 Production, conversion et transport d'énergie	29
I.9.3 Traction des trains, propulsion navale et applications automobiles	29
I.10 Etat de l'art des stratégies de modulation	30
I.10.1 Méthode de modulation de largeur d'impulsion sinusoïdale à base de porteuses (<i>Sine Pulse Width Modulation SPWM</i>)	31

I.10.2 Méthode de modulation de largeur d’impulsion avec injection de l’harmonique	32
I.10.3 Modulation de largeur d’impulsion vectorielle (<i>Space Vector Pulse Width Modulation</i> SVPWM)	32 33
I.10.4 Commande à pleine onde	34
CONCLUSION	

CHAPITRE II : MODELISATION ET STRATEGIES DE COMMANDE DE L’ONDULEUR T-NPC

INTROCUCTION	36
II.1 Présentation de l’onduleur à structure T-NPC à 3 niveaux triphasé	36 37
II.1.1 Principe de fonctionnement de l’onduleur T-NPC à 3 niveaux	
II.1.2. Commandabilité et complémentarité des interrupteurs de l’onduleur T-NPC à 3 Niveaux	38 39
II.2 Modélisation de l’onduleur à structure T-NPC à 3 Niveaux triphasé	39
II.2.1 Fonctions de connexion	39
II.2.2 Tensions simples par rapport au point milieu V_{io}	40
II.2.3 Tension composées	40
II.2.4 Tension simples par rapport au point neutre V_{in}	41
II.2.5 Courants d’entrée	41
II.3 Présentation des stratégies de modulation des onduleurs multiniveaux	41
II.3.1 Commande pleine onde (<i>Six-Step Modulation</i> SSM)	46
II.3.2 Modulation à largeur d’impulsion MLI (<i>Pulse Width Modulation</i> PWM)	
II.3.2.1 Modulation à largeur d’impulsion triangulo-sinusoidale (<i>Sine Pulse Width Modulation</i> SPWM)	46 58
II.3.2.2 Modulation à largeur d’impulsion avec injection de l’harmonique de rang 3 (<i>Third Harmonic Injection Pulse Width Modulation</i> THIPWM)	
II.3.2.3 Modulation à largeur d’impulsion vectorielle (<i>Space Vector Pulse Width Modulation</i> SVPWM)	63 74
II.3.5 Comparaison entre les techniques de modulation	77
II.3.6 Problème d’équilibrage du point milieu du bus continu	77
CONCLUSION	

CHAPITRE III : DIMENSIONNEMENT DE L’ONDULEUR T-NPC à 3 NIVEAUX

INTRODUCTION	79 80
III.1 Présentation du prototype de l’onduleur T-NPC	80
III.2 Partie commande	80
III.2.1 Introduction sur la carte STM32F4-Discovery	82
III.2.2 Interruptions	
III.2.3 Conversion analogique numérique CAN (<i>Analogique Digital Converter</i> ADC)	83 84
III.2.4 Timers	

III.2.5 Implémentation de la SVM sur la carte STM32F4-Discovery	91
III.3 Partie interface puissance commande	94
III.3.1 Circuit de l'optocoupleur driver	94
III.3.2 Circuit d'alimentation stabilisée	96
III.3.3 Création du temps mort par voix analogique	98
III.4 Partie puissance	100
III.4.1 Pont à diodes	101
III.4.2 Bus continu	101
III.4.3 Onduleur T-NPC à 3 Niveaux	103
III.4.4 Filtre de sortie de l'onduleur T-NPC 3N	106
III.5 Partie mesure et protection	107
III.5.1 Mesure du courant	107
III.5.2 Mesure de la tension	108
III.5.3 Circuit d'adaptation	109
III.5.4 Protection contre les surcharges et les court-circuits	109
III.5.5 Protection des composants de puissance	112
III.5.6 Protection contre les surtensions	113
CONCLUSION	113

CHAPITRE IV : CONCEPTION ET MISE EN ŒUVRE DU PROTOTYPE

INTRODUCTION	116
IV.1 Présentation du logiciel Cadence Orcad and Allegro	116
IV.2 Définitions utiles	117
IV.3 Présentation du circuit imprimé	118
IV.4 Procédure de la conception d'un circuit imprimé	120
IV.4.1 Schématisation du prototype « onduleur T-NPC à 3 niveaux»	120
IV.4.2 Elaboration de la liste des composants	122
IV.4.3 Simulation des circuits électroniques	122
IV.4.4 Passage du logiciel OrCad Capture à OrCad PCB Designer	124
IV.4.5 Disposition des composants	125
IV.4.6 Routage, cadrage et plan de cuivre	125
IV.4.7 Génération des fichiers de manufacture Gerber	128
IV.5 Procédure de la réalisation du prototype de l'onduleur T-NPC	129
IV.5.1 Caractéristiques du PCB de l'onduleur T-NPC	130
IV.5.2 Constitution du PCB de l'onduleur T-NPC	130
IV.5.3 Constitution du prototype de l'onduleur T-NPC	132
CONCLUSION	135
CONCLUSION GENERALE	137
REFERENCES BIBLIOGRAPHIQUES	1
ANNEXES	7

LISTE DES TABLEAUX

Tableaux		N° de page
CHAPITRE I	Tableau I-1 : Différentes valeurs de tension à la sortie de l'onduleur à deux niveaux	7
	Tableau I-2 : Différentes valeurs de tension à la sortie de l'onduleur à trois niveaux	7
	Tableau I-3 : Etats de fonctionnement possibles pour l'onduleur NPC à 3N triphasé	9
	Tableau I-4 : Etats de fonctionnement possibles pour l'onduleur FC à 3 niveaux triphasé	12
	Tableau I-5 : Etats de fonctionnement possibles de l'onduleur H-bridge à 3 niveaux Triphasé	15
	Tableau I-6 : Comparaison entre la structure NPC et la structure T-NPC	26
	Tableau I-7 : Comparaison entre les différents interrupteurs bidirectionnels	18
CHAPITRE II	Tableau II-1 : Différents états de l'onduleur T-NPC à 3-niveaux.	38
	Tableau II-2 : Etat des interrupteurs pour une commande pleine onde du 1 ^{er} bras de l'onduleur 3N à structure T-NPC	43
	Tableau II-3 : Vecteurs de sortie de l'onduleur T-NPC triphasé	65
	Tableau II-4 : Les rapports cycliques des différentes régions.	69
	Tableau II-5 : Durées d'application des vecteurs selon la région	69
	Tableau II-6 : Séquences des états de l'onduleur T-NPC dans le secteur 1.	71
	Tableau II-7 : Comparaison entre les différentes techniques de modulation	75
CHAPITRE III	Tableau III-1 : Caractéristiques du prototype onduleur à structure T-NPC 3N.	80
	Tableau III-2 : Types de Timers inclus dans la STM32.	85
CHAPITRE IV	Tableau IV-1 : Différents constituants de la carte imprimée de l'onduleur T-NPC.	131
	Tableau IV-2 : Différentes parties constituants le prototype de l'onduleur T-NPC.	133

LISTE DES FIGURES

Figures		N° de page
CHAPITRE I	Figure I-1 : Classification des onduleurs multiniveaux.	5
	Figure I-2 : Schema d'un bras d'onduleur à (a) 2 Niveaux, (b) 3 Niveaux, (c) 9 Niveaux.	6
	Figure I-3 : Structure de l'onduleur NPC à 3 Niveaux triphasé.	8
	Figure I-4 : Structure d'une phase de l'onduleur NPC à (a) 5 Niveaux (b) N Niveaux	10
	Figure I-5 : Structure de l'onduleur FC à 3 Niveaux triphasé	12
	Figure I-6 : Structure d'une phase de l'onduleur FC à N Niveaux	13
	Figure I-7 : Structure de l'onduleur H-Bridge à 3 Niveaux triphasé	15
	Figure I-8 : Structure d'un bras de l'onduleur H-Bridge à N Niveaux	16
	Figure I-9 : Structure d'un bras de l'onduleur ANPC à 3 Niveaux triphasé	18
	Figure I-10 : Structure de l'onduleur H-Bridge à 5 Niveaux triphasé	19
	Figure I-11 : Structure de l'onduleur NPC raccordé au réseau Z-Source	20
	Figure I-12 : Structure de l'onduleur à (a) 4 sources de tension pour la génération de 25 Niveaux de tension (b) 3 sources de tension pour la génération de 5 Niveaux de tension	21
	Figure I-13 : Structure de l'onduleur E-Type à 5 Niveaux	21
	Figure I-14 : Structure de l'onduleur T-NPC à 3 Niveaux triphasé	22
	Figure I-15 : Structure de l'onduleur T-NPC à 5 Niveaux basée sur les cellules de commutation multi-états MSSC	23
	Figure I-16 : Rendement mesuré du NPC et du T-NPC pour différentes fréquences de commutation et puissances de sortie	26
	Figure I-17 : Différentes topologies de l'interrupteur bidirectionnel (a) structure à émetteur commun, (b) structure à collecteur commun, (c) transistor connecté à un pont de diodes (d) RB-IGBT (<i>Reverse Blocking IGBT</i>)	27
	Figure I-18 : Classification des différentes stratégies de modulation	30
	Figure I-19 : Séquence chronologique des techniques de modulation multiniveaux	31
Figure II-1 : Structure de l'onduleur T-NPC à 3-niveaux triphasé	36	
Figure II-2 : Différentes configurations fonctionnelles d'un bras de l'onduleur T-NPC à 3-niveaux	38	
Figure II-3 : Tension de sortie désirée pour un onduleur 3-niveaux par la commande pleine onde	42	
Figure II-4 : Commande des interrupteurs par la stratégie pleine onde	43	

CHAPITRE II	Figure II-5 : Simulation de l'onduleur T-NPC 3N avec la technique pleine onde pour $a = 0.4$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	44
	Figure II-6 : Simulation de l'onduleur T-NPC 3N avec la technique pleine onde pour $a = 0.3$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	45
	Figure II-7 : Principe de la technique MLI triangulo-sinusoïdale (LS-PWM)	47
	Figure II-8 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (LS-PWM) pour $r = 0.8, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	50
	Figure II-9 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (LS-PWM) pour $r = 1, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	51
	Figure II-10 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (LS-PWM) $r = 2/\sqrt{3}, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	52
	Figure II-11 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (LS-PWM) $r = 1, m = 40$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	52
	Figure II-12 : Courbe de réglage de la technique LS-PWM	53
	Figure II-13 : Variation du THD en fonction du taux de modulation r de la technique LS-PWM	53
	Figure II-14 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (PS-PWM) pour $r = 0.8, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	54
	Figure II-15 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (PS-PWM) pour $r = 1, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	55
	Figure II-16 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (PS-PWM) $r = 2/\sqrt{3}, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	56
	Figure II-17 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (PS-PWM) $r = 1, m = 40$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	57
	Figure II-18 : Courbe de réglage de la technique PS-PWM	57
	Figure II-19 : Variation du THD en fonction du taux de modulation r de la technique PS-PWM	57

Figure II-20 : Principe de la technique MLI avec injection de l'injection de l'harmonique du rang 3	59
Figure II-21 : Simulation de l'onduleur T-NPC 3N avec la technique MLI avec injection de l'harmonique de rang 3 pour $r = 1, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	60
Figure II-22 : Simulation de l'onduleur T-NPC 3N avec la technique MLI avec injection de l'harmonique de rang 3 pour $r = 2/\sqrt{3}, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	61
Figure II-23 : Simulation de l'onduleur T-NPC 3N avec la technique MLI avec injection de l'harmonique de rang 3 pour $r = 1,2, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	61
Figure II-24 : Courbe de réglage de la technique THIPWM	62
Figure II-25 : Variation du THD en fonction du taux de modulation r de la technique THIPWM	66
Figure II-26 : Diagramme vectoriel de l'onduleur T-NPC triphasé	67
Figure II-27 : Secteurs et régions du diagramme vectoriel	68
Figure II-28 : Projection du vecteur d'espace dans le 1 ^{er} secteur	70
Figure II-29 : Sens d'application des vecteurs	70
Figure II-30 : Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 1, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	72
Figure II-31 : Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 2/\sqrt{3}, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	72
Figure II-32 : Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 1,2, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie	73
Figure II-33 : Courbe de réglage de la technique MLI vectorielle	73
Figure II-34 : Variation du THD en fonction du taux de modulation r de la technique MLI vectorielle	76
Figure II-35 : Comparaison entre les courbe de réglage des 3 techniques de modulation	76
Figure II-36 : Comparaison entre le THD des 3 techniques de modulation	76

	Figure II-37 : Types de zones de fonctionnement pour les différentes techniques de modulation	76
CHAPITRE III	Figure III-1 : Schéma synoptique du principe de commande d'un interrupteur de puissance	79
	Figure III-2: Carte STM32F4-Discovery	81
	Figure III-3 : Relation entre le contrôleur NVIC, le noyau Cortex M et les périphériques de STM32	82
	Figure III-4 : Bloc diagramme du CAN	83
	Figure III-5 : Schéma simplifié des Timers avancés	84
	Figure III-6 : Synchronisation des Timers en mode déclencheur externe	86
	Figure III-7 : Synchronisation des Timers en mode cascade	86
	Figure III-8 : Synchronisation des Timers en mode parallèle	87
	Figure III-9 : Différents modes de comptage	88
	Figure III-10 : Génération du temps mort	90
	Figure III-11 : Signal de sortie « Output Compare OC1 »	91
	Figure III-12 : Circuit intégré Optocoupleur - Driver HCPL-3120	94
	Figure III-13 : Branchement de l'optocoupleur driver HCPL-3120	95
	Figure III-14 : Circuit d'alimentation stabilisé	96
	Figure III-15 : Circuit de génération du temps mort	99
	Figure III-16 : Caractéristiques du transistor IGBT	100
	Figure III-17 : Module redresseur de type SKD 15/12	101
	Figure III-18 : Bus continu de l'onduleur à structure T-NPC 3N	101
	Figure III-19 : Module IGBT de type SKM100GB128D	104
	Figure III-20 : Module IGBT de type Infineon IKW30N60T	104
	Figure III-21 : Radiateurs utilisés dans la réalisation du prototype, (a) Aavid Thermalloy 6399B ,(b) radiateur en plaque	105
	Figure III-22 : Onduleur T-NPC muni d'un filtre LC	106
	Figure III-23 : Circuit du capteur de courant	107
	Figure III-24 : Capteur de tension à effet Hall LV25-P de type LEM	108
	Figure III-25 : Schéma de circuit d'adaptation.	109
	Figure III-26 : Intégration des circuits CALC (Snubber) dans le montage de l'onduleur T-type	110
	Figure IV-1: Constitution du circuit imprimé	118
	Figure IV-2 : Circuit imprimé "PCB"	119
	Figure IV-3 : Schéma du circuit RDC pour un seul driver (Driver 1)	120
	Figure IV-4 : Schéma du circuit interface puissance commande et son alimentation	121
	Figure IV-5 : Schéma du circuit de puissance	122
	Figure IV-6 : Simulation du circuit RDC	123
	Figure IV-7 : Résultat de simulation du circuit RDC	123

CHAPITRE IV	Figure IV-8: Création de la Netlist pour le passage d'OrCad Capture à OrCad PCB Designer	124
	Figure IV-9 : Visualisation des footprints des composants sur PCB Designer	125
	Figure IV-10 : Routage et cadrage des composants du circuit électronique	126
	Figure IV-11 : Vue en 3 Dimensions du PCB T-NPC 3N.	127
	Figure IV-12 : Circuit imprimé d'une partie du prototype T-NPC 3N (TOP)	128
	Figure IV-13 : Différentes constituants de la carte imprimée de l'onduleur T-NPC.	131
	Figure IV-14 : Différentes parties constituant le prototype de l'onduleur T-NPC 3N	132
Figure IV-15 : Prototype réalisé de l'onduleur T-NPC 3N.	133	

LISTE DES SYMBOLES ET ABREVIATION

		Signification
Abréviations	AC	Courant alternatif (<i>Alternating Current</i>)
	ANPC	Clampé activement par le neutre (<i>Actif Neutral Point Clamped</i>)
	CHB	Pont en H cascadié (<i>Cascaded H-bridge</i>)
	DC	Courant continu (<i>Direct Current</i>)
	FACTS	Flexible Alternating Current Transmission System
	FC	Condensateurs flottants (<i>Flying Capacitor</i>)
	IGBT	Transistor bipolaire à grille isolée (Insulated Gate Bipolar Transistor)
	MOSFET	Transistor à effet de champ à grille isolée
	MSSC	Cellules de commutation multi-états (<i>Multi-State Switching Cell</i>)
	MT	Moyenne Tension
	NPC	Clampé par le neutre (<i>Neutral Point Clamped</i>)
	NPP	Piloté par le neutre (Neutral Point Piloted)
	PWM	Pulse Width Modulation
	Si	Silicium
	SiC	Carbure de Silicium
	SPWM	Modulation de largeur d'impulsion sinusoïdale à base de porteuse
	SVPWM	Modulation de largeur d'impulsion vectorielle
	SVC	Compensateur de la puissance réactive (<i>Static VAr Compensator</i>)
	THD	Taux de Distorsion Harmonique [%]
Symboles	V_{DC}	Tension de la source continue [V]
	V_s	Tension de sortie [V]
	VSI	Voltage Source Inverter
	K	Commutateur de puissance (Interrupteur)
	T	Transistor
	D	Diode
	C	Capacité
	R	Résistance [Ω]
	I_k	Courant qui circule dans l'interrupteur [A]

INTRODUCTION GENERALE

Avec l'avènement des différentes révolutions industrielles, les innovations techniques se succèdent et s'accélèrent pour répondre à des besoins vitaux et variés de bien-être, de confort et de sécurité des citoyens qui exigent de plus en plus, des produits et des prestations de meilleure qualité et à moindre coût[1]. Les transports modernes permettent aux citoyens de se déplacer plus vite et confortablement, l'agriculture s'est modernisée pour assurer des rendements toujours plus élevés, les progrès en médecine ont permis d'allonger l'espérance de vie et les nouvelles technologies ont favorisées la circulation de l'information et de l'échange[1],[2].

Toutes ces nouvelles technologies reposent de plus en plus sur l'utilisation de l'électricité comme source d'alimentation première [3] en raison de sa fiabilité, de son coût de production relativement faible et du fait, qu'elle soit considérée comme étant une énergie propre donc, ayant un impact plutôt positif sur l'environnement[4].

Par le passé, seuls les convertisseurs classiques ont été utilisés pour les entraînements à basse tension[5][6] mais les avancées des dispositifs de commutation qui ont permis l'émergence des convertisseurs plus puissants (allant de trois jusqu'à N niveaux) [7] [5] ont eu pour conséquence, de favoriser la croissance des industries lourdes à l'exemple de l'utilisation des éoliennes, la propulsion maritime, la traction ferroviaire et la liste est encore longue [8].

Ces avancées se sont poursuivies mettant en évidence de nouveaux défis, qui se sont soldés par d'autres améliorations des convertisseurs multiniveaux, notamment la disposition des interrupteurs de commutation permettant de mettre en œuvre de nouvelles topologies[2], afin d'améliorer davantage les formes d'ondes et le contenu harmonique des grandeurs de sortie[7][9].

L'amélioration de la topologie des convertisseurs multiniveaux a eu pour effet d'étendre les méthodes de modulation traditionnelles vers d'autres, conçues pour l'usage multiniveaux[8], permettant de générer les signaux de commande nécessaires au fonctionnement des interrupteurs selon un choix basé sur des critères d'optimisation, liés à la qualité des formes d'ondes à la sortie de l'onduleur [1][9].

L'objectif de ce travail est l'étude et la réalisation de l'onduleur à structure T-NPC à 3 niveaux, commandé par la stratégie de modulation SVM implémentée dans la carte de développement STM32F4-Discovery.

Partant, notre mémoire s'est basé sur quatre chapitres qui s'articulent sur les des travaux suivants :

1/ Une synthèse de l'état de l'art des convertisseurs multiniveaux à partir de laquelle, nous abordons les structures et les principes de fonctionnement tout en mettant en relief les avantages et les inconvénients qu'elles présentent. Nous finirons par présenter les différents domaines d'application de ces onduleurs ainsi qu'un bref état de l'art sur les stratégies de modulation.

2/ Une modélisation de l'onduleur T-NPC à trois niveaux suivis d'une étude des quatre stratégies de modulation appliquées à notre convertisseur, accompagnée d'une simulation numérique sur le logiciel Simulink/Matlab dont les résultats obtenus seront présentés, expliqués à la fin de chaque simulation et comparés.

3/ La présentation des parties qui composent l'onduleur que nous avons conçu à savoir : la commande (carte STM32F4-Discovery), l'interface commande-puissance, la puissance ainsi que la mesure et la protection. Cette présentation est accompagnée du dimensionnement des différents composants y afférents.

4/ La conception du circuit électrique sur le logiciel « Orcad Cadence and Allegro » pour valider le travail qui a été présenté précédemment, ainsi que la réalisation de la carte PCB et par conséquent, le prototype de l'onduleur à structure T-NPC à trois niveaux.

I

**ETAT DE L'ART
DES ONDULEURS
MULTINIVEAUX**

INTRODUCTION

La conversion de l'énergie électrique aux moyens des onduleurs multiniveaux, permet de générer une tension découpée à leur sortie, composée d'au moins trois niveaux[9]. Au cours des dernières décennies, le développement dans le domaine technologique de l'électricité a fait accroître particulièrement dans l'industrie, la demande de sources de haute puissance à fréquence variable ainsi que d'autres, de moyenne et de haute tension, c'est la raison pour laquelle, les onduleurs multiniveaux demeurent très importants pour le contrôle des charges industrielles et domestiques [2].

Dans le domaine de la moyenne tension, les chercheurs ont développé et proposé de nombreuses topologies pour les onduleurs à plusieurs niveaux, dont essentiellement trois qui ont contribué à la création de topologies dérivées et hybrides[9].

Dans le présent chapitre, nous aborderons les différentes structures des convertisseurs multiniveaux et nous nous limiterons à l'étude d'un seul bras de l'onduleur à trois niveaux, afin de simplifier la présentation des structures. Nous consacrerons également, une brève description aux techniques de modulation multiniveaux.

I.1 Historique sur les onduleurs multiniveaux

Dans les années soixante, plusieurs onduleurs en pont H déphasés entre eux par le moyen d'un transformateur, ont été mis en série par Mr C. W. Flairtya [10], ce qui a été enchainé par une étude menée par Mr W.M. Murray en 1971, portant sur la mise en série de l'onduleur monophasé à 3N en pont H [11].

Ce n'est qu'au début des années quatre-vingt que la nouvelle topologie à neutre clampé (*Neutral Point Clamped NPC*) a été proposée suite aux efforts fournis par Mrs A.Nabae, I.Takahashiet H. Akagi [12]. Son appellation a été inspirée du potentiel intermédiaire raccordé au neutre du réseau triphasé. Cette structure a été fortement utilisée dans les variateurs de vitesse de moyenne tension et elle est jusqu'à présent, considérée comme la plus répandue des topologies multiniveaux[13].

En dépit de l'arrivée de la structure NPC, les chercheurs n'ont pas cessé de mener leurs études afin d'optimiser davantage les structures multiniveaux. En 1992, une topologie appelée : Onduleur à capacités flottantes (*Flying Capacitor FC*) ou convertisseurs multicellulaires série a été mise en œuvre par Mrs T. Meynard et H. Foch [14]. Son principe se résume par la mise en série de cellules de commutation permettant ainsi, l'obtention des états redondants qui assurent l'équilibrage naturel des tensions flottantes [9].

Une décennie plus tard, est apparue la tendance des convertisseurs (*Modular Multilevel Converter MMC*) qui ne demandent pas une alimentation externe pour chaque module [15] ainsi que le réseau Z-source qui a été suivi en 2008, par le réseau Quasi Z-source créée par Mrs Anderson et al.[16], ce qui a ouvert des perspectives pour de nouvelles topologies multiniveaux à Z-source [17].

En 2010, la topologie T-NPC a été proposée par Mr Schweizer, dans le but de répondre aux inconvénients de la topologie de base NPC [18], elle sera particulièrement traitée au cours de la réalisation de ce travail.

Ce bref passage historique s'achèvera par un organigramme résumant la classification de ces onduleurs multiniveaux (**Figure I-1**).




Figure I-1 : Classification des onduleurs multi-niveaux[8][19].

I.2 Concept des onduleurs multiniveaux

L'onduleur multiniveaux est constitué majoritairement de commutateurs de puissance à semi-conducteurs, lorsque ces derniers sont raccordés correctement à $(N - 1)$ (N est le nombre de niveaux du convertisseur) sources de tension continues de valeur $\frac{V_{dc}}{N-1}$, ils synthétisent une forme d'onde de tension à N niveaux très proche de la sinusoïde, d'une fréquence et d'une amplitude variables et contrôlables[9].

L'augmentation du nombre de niveaux de l'onduleur implique un accroissement des sources de tension, ce qui contribue davantage à rendre meilleur le taux de distorsion harmonique THD [20].




Figure I-2 : Schéma d'un bras d'onduleur à (a) deux niveaux, (b) trois niveaux, (c) neuf niveaux [21].

La **figure I-2 (a)** représente un onduleur à deux niveaux, ce qui conduit à déduire que celui-ci délivre à sa sortie deux niveaux de tension dont :

Tableau I-1 : Différentes valeurs de tension à la sortie de l'onduleur à deux niveaux.

Par rapport au point neutre de la charge	Dans le cas où A prend la position P_1	$V_s = V_{DC}$
	Dans le cas où A prend la position P_2	$V_s = 0$
Par rapport au point neutre du bus continu	Dans le cas où A prend la position P_1	$V_s = \frac{V_{DC}}{2}$
	Dans le cas où A prend la position P_2	$V_s = -\frac{V_{DC}}{2}$

La **figure I-2 (b)** représente un onduleur à trois niveaux, ainsi, ce dernier délivre à sa sortie trois niveaux de tensions lesquelles sont :

Tableau I-2 : Différentes valeurs de tension à la sortie de l'onduleur à trois niveaux.

Par rapport au point neutre de la charge	Dans le cas où A prend la position P_1	$V_s = 2V_{DC}$
	Dans le cas où A prend la position P_2	$V_s = V_{DC}$
	Dans le cas où A prend la position P_3	$V_s = 0$
Par rapport au point neutre du bus continu	Dans le cas où A prend la position P_1	$V_s = V_{DC}$
	Dans le cas où A prend la position P_2	$V_s = 0$
	Dans le cas où A prend la position P_3	$V_s = -V_{DC}$

Enfin, la **figure I-2 (c)** représente un onduleur à 9 niveaux, ce qui nous permet d'obtenir 9 valeurs de tension à la sortie de l'onduleur : $0, V_{DC}, 2V_{DC}, 3V_{DC}, 4V_{DC}, 5V_{DC}, 6V_{DC}, 7V_{DC}, 8V_{DC}$, par rapport au point neutre de la charge.

I.3 Topologies classiques des onduleurs multiniveaux

Au fil du temps, de nombreuses topologies de convertisseurs multiniveaux ont été proposées, les plus connues et les plus utilisées, sont la topologie à point neutre clampé (NPC), la topologie à condensateurs flottants (FC) et la topologie en pont H cascadié (CHB). Chacune d'elles ont été introduites pour la première fois dans respectivement [12][14][11].

I.3.1 Onduleur clampé par le neutre (*Neutral Point Clamped NPC*)

Cette structure est très employée dans les applications de variation de vitesse à moyenne tension en raison de ses avantages [22], elle a été proposée par Mrs A. Nabae et H. Akagi en 1981, dans le but de fournir un signal à la charge de bonne qualité, contenant des harmoniques de faible amplitude[12].

L'onduleur de topologie NPC est constitué de trois bras chacun muni de quatre interrupteurs bidirectionnels en courant et de deux diodes. Ces interrupteurs sont regroupés de sorte à former deux cellules de commutation élémentaires : la première comprend les interrupteurs K_{i1} et K_{i2} et la seconde est constituée par les interrupteurs K_{i3} et K_{i4} (Sachant que $i=1,2$ ou 3 selon le nombre du bras) comme le montre la **figure I-3**.




Figure I-3 : Structure de l'onduleur NPC à 3N triphasé [12].

Concernant le bus continu, nous retrouvons dans celui-ci un diviseur de tension capacitif formé par les condensateurs C_1 et C_2 de même capacité afin d'obtenir deux sources de tension de valeur $\frac{V_{DC}}{2}$ ainsi qu'un neutre O auquel, les deux diodes D_{i1r} et D_{i2r} viennent se reccorder pour avoir un niveau supplémentaire par rapport à l'onduleur conventionnel à deux niveaux [4].

I.3.1.1 Principe de fonctionnement des onduleurs à structure NPC

Les états possibles de fonctionnement de l'onduleur NPC à 3 niveaux sont mis en évidence à travers le **Tableau I-3**.

Tableau I-3 : Etats de fonctionnement possibles pour l'onduleur NPC à 3N triphasé [12][21][23].

Tension de sortie	Interrupteurs passants	Sens du courant	Le courant passe par
$\frac{V_{DC}}{2}$	$T_{11} \& T_{12}$	$I_k > 0$	$T_{11} \& T_{12}$
		$I_k < 0$	$D_{11} \& D_{12}$
0	$T_{12} \& T_{13}$	$I_k > 0$	$D_1 \& T_{12}$
		$I_k < 0$	$D_2 \& T_{13}$
$-\frac{V_{DC}}{2}$	$T_{13} \& T_{14}$	$I_k > 0$	$D_{14} \& D_{13}$
		$I_k < 0$	$T_{14} \& T_{13}$

I.3.1.2 Structure généralisée des onduleurs NPC

Le fait d'ajouter des interrupteurs de puissance et des diodes de verrouillage supplémentaires au niveau des bras de l'onduleur NPC, cela conduit à une extension à des débits de puissance plus élevés et à des niveaux de tension de sortie plus importants. La structure généralisée de l'onduleur NPC est nommée : convertisseur multipoint à verrouillage (MPC)[24].

La figure ci-dessous montre une phase d'un convertisseur NPC à cinq niveaux et à N niveaux :




Figure I-4 : Structure d'une phase de l'onduleur NPC à (a) 5 niveaux (b) N niveaux [24].

Pour l'obtention d'une tension de N niveaux, il y'a lieu d'avoir un certain nombre condensateurs, d'interrupteurs et de diodes comme indiqué ci-dessous [1][24] :

- $(N - 1)$ Condensateurs pour la création des points milieu capacitifs, chaque condensateur doit être dimensionné pour une tension égale à $\frac{V_{dc}}{N-1}$ et pour un courant égal au courant maximal de la charge ;
- $6(N - 1)$ Interrupteurs de puissance semi-conducteurs totalement commandables et bidirectionnels en courant, ainsi que $6(N - 1)$ diodes de clamp.

I.3.1.3 Avantages de la topologie NPC

- Cette topologie offre l'avantage d'étendre les principes employés sur un onduleur à trois niveaux jusqu'à des nombres plus élevés, étant donné qu'elle est généralisable [25].
- Chaque interrupteur supporte la moitié de la tension du bus continu [24].
- Le partage équitable de la tension du bus continu sur l'ensemble des phases de l'onduleur, rend la configuration buck-to-buck non seulement possible, mais également pratique pour de nombreux usages notamment la variation de vitesse et l'interconnexion buck-to-buck à haute tension [26].

I.3.1.4 Inconvénients de la topologie NPC

- La structure NPC est utilisée en industrie pour deux et trois niveaux uniquement en raison de la difficulté à maintenir l'équilibrage des tensions aux bornes des condensateurs du bus ainsi que l'augmentation de la complexité de la commande [26].
- L'augmentation du nombre de niveaux engendre l'élévation excessive du nombre de diodes de clamp.

I.3.2 Onduleur à condensateurs flottants (*Flying Capacitor* FC)

La structure à condensateurs flottants, connue aussi sous le nom multicellulaire (MC) ou à cellules imbriquées, en raison de sa structure modulaire, composée de plusieurs convertisseurs de puissance plus petits [23]. Elle a été proposée par Mrs T. Meynard et al. en 1992 [14] pour remédier au problème d'équilibrage des tensions du bus continu et pour diminuer le nombre excessif des diodes de clamp qui caractérisent la structure NPC [27].

La structure de l'onduleur à capacité flottante est semblable à celle de l'onduleur NPC or, les diodes de clamp sont remplacées par des condensateurs de stockage d'énergie comme le montre la **figure I-5** en guise de sources de tension flottantes (Batteries)[9].




Figure I-5 : Structure de l'onduleur FC à 3 niveaux triphasé [9].

I.3.2.1 Principe de fonctionnement de la topologie FC

Pour un onduleur FC à trois niveaux de tension, quatre séquences de fonctionnement sont distinguées :

Tableau I-4 : Etats de fonctionnement possibles pour l'onduleur FC à 3 niveaux triphasé [27].

Niveau de tension	Etat des interrupteurs				Le courant passe par
	T ₁₂	T ₁₁	T ₁₃	T ₁₄	
$\frac{V_{DC}}{2}$	1	1	0	0	T ₁₁ & T ₁₂
0	1	0	0	1	D ₁₄ & T ₁₂
	0	1	1	0	T ₁₁ & D ₁₃
$-\frac{V_{DC}}{2}$	0	0	1	1	D ₁₃ & D ₁₄

I.3.2.2 Structure généralisée des onduleurs FC

La **figure I-6** illustre le schéma de la structure de l'onduleur FC à N niveaux et à P cellules imbriquées, sachant que $P = N - 1$ [27] :




Figure I-6: Structure d'une phase de l'onduleur FC à N niveaux [27].

Chaque paire d'interrupteurs situés sur la même verticale, forme une cellule de commutation lesquels sont commandés de manière complémentaire.

Pour garantir un fonctionnement correct des onduleurs multicellulaires, il est nécessaire que les tensions aux bornes des condensateurs flottants soient équilibrées à leur juste valeur [22] :

- La tension aux bornes du premier condensateur doit être égale à $\frac{V_{DC}}{p}$;
- La tension aux bornes du deuxième condensateur doit être égale à $\frac{2V_{DC}}{p}$;
- La tension aux bornes du $(P - 1)$ ème condensateur doit être égale à $\frac{(p-1)V_{DC}}{p}$.

I.3.2.3 Avantages de la topologie FC

- Limitation naturelle des contraintes en tension imposées aux composants de puissance (faible valeur de $\frac{dv}{dt}$ aux bornes des composants) [22] [9].
- Une seule source continue DC est nécessaire par phase[22].

- Possibilité d'obtenir un nombre pair, comme impair de niveaux[22].
- Présence de redondances de commutation dans les séquences de fonctionnement implique des états pouvant être utilisés pour le maintien de l'équilibre de la tension aux bornes des condensateurs[27] [23].
- Réduction du volume du filtre en aval du convertisseur, est issu des premiers harmoniques qui se situent aux alentours de n fois la fréquence de découpage (soit n le nombre de cellules), à travers les informations fournies par le spectre de la tension de sortie de ce convertisseur[22].
- Augmentation de la puissance et de la tension est entraînée par la connexion en série des cellules de commutation[27].
- Possibilité de configurer la structure de ces onduleurs de façon à fonctionner en mode dégradé pour certaines défaillances[27] [23].

I.3.2.4 Inconvénients de la topologie FC

- Nécessité d'un équilibrage des tensions flottantes afin de répartir uniformément la tension du bus DC entre les cellules de commutation[27].
- Nécessité d'un contrôle plus complexe pour maintenir les tensions aux bornes des condensateurs flottants à leurs niveaux de fonctionnement cible[23].
- Nécessité d'un nombre élevé de condensateurs de stockage à haute tension (beaucoup plus nombreux que d'autres topologies), ce qui conduit à la diminution de la fiabilité et à l'augmentation du coût[9].

I.3.3 Onduleur en pont H cascadié (*Cascaded H bridge CHB*)

La topologie en pont H cascadié est décrite dans les ouvrages spécialisés, comme étant la première structure de conversion multi-niveaux. Proposée en 1971 par WM. Murray [11], celle-ci résulte de la mise en série de plusieurs onduleurs monophasés, d'où le terme cascadié. Elle permet grâce à sa modularité, d'obtenir en sortie une forme d'onde de tension en multi-niveaux avec des sources de tension continues et isolées[28].




Figure I-7 : Structure de l'onduleur H-bridge à 3 niveaux triphasé [28].

Parmi les topologies classiques, la configuration en cascade a été utilisée pour les systèmes d'énergie renouvelables destinée à la moyenne et à la haute tension comme le photovoltaïque, en raison de sa modularité et sa simple structure[1].

I.3.3.1 Principe de fonctionnement d'une cellule

Pour un onduleur de type cascadié à trois niveaux, trois séquences de fonctionnement sont distinguées [28] :

Tableau I-5 : Etats de fonctionnement possibles de l'onduleur H-bridge à 3 niveaux triphasé.

Les séquences	Etat des interrupteurs				La tension de sortie V_s
	T_{11}	T_{12}	T_{13}	T_{14}	
Niveau maximum	1	0	0	1	V_{DC}
Niveau intermédiaire	0	1	0	1	0
	1	0	1	0	
Niveau minimum	0	1	1	0	$-V_{DC}$

I.3.3.2 Structure généralisée de l'onduleur CHB

La mise en série de $\frac{(N-1)}{2}$ étages monophasés en pont H pour chaque phase du convertisseur CHB à N niveaux de tension, nous donne $(N - 1)$ cellules élémentaires au sein de chaque bras soit, $2(N - 1)$ interrupteurs.

La tension de sortie de l'onduleur est obtenue grâce à la sommation des différentes tensions obtenues à la sortie de chaque cellule.

$$V_s = \sum_{i=1}^{(N-1)/2} v_i \tag{I.1}$$

Ainsi, l'augmentation du nombre des cellules mises en série, engendre la croissance du nombre de niveaux de la tension de sortie[29].




Figure I-8 : Structure d'un bras de l'onduleur H-bridge à N niveaux.

I.3.3.3 Avantages de la topologie CHB

- Possibilité d'alimenter une charge en haute ou moyenne tension à partir d'une ou plusieurs alimentations basse tension[9].
- La connexion en série des sorties de l'onduleur en pont H permet de synthétiser une onde de tension à partir de la sommation des tensions de sortie [9].
- Possibilité de délivrer deux fois plus de puissance puisqu'il s'agit de $-V_{DC}$ et V_{DC} comme valeurs extrêmes de tension de sortie et non pas $-V_{DC}/2$ et $V_{DC}/2$ [28].
- Possibilité d'augmenter les niveaux de la tension de sortie sans pour autant ajouter de nouveaux composants [4].

I.3.3.4 Inconvénients de la topologie CHB

- Nécessité d'un grand nombre de tension continues DC isolées pour chaque pont, ce qui limite l'expansion industrielle de cette structure [29][30] car en pratique, ces sources continues isolées sont réalisées à l'aide d'un transformateur multi-secondaires, nécessitant un entretien régulier en plus d'être coûteux et volumineux[9].
- Augmentation considérable de la taille du convertisseur avec la progression du nombre de niveaux de la tension de sortie[4].
- Nécessité d'un contrôle supplémentaire et une commutation accrue pour maintenir les tensions des condensateurs constantes[30].

I.4 Structures dérivées et structures hybrides des onduleurs multiniveaux

Après l'apparition des topologies classiques, de nombreuses variantes (structures dérivées) dont la configuration est une modification des topologies de base (NPC, FC et H-bridge) ainsi que des combinaisons en série ou en parallèle de ces topologies (structures hybrides), ont été proposées pour repousser certaines limitations de la structure de base et pouvoir combler les exigences d'applications spécifiques [8].

I.4.1 Onduleur clampé activement par le neutre (*Active Neutral Point Clamped ANPC*)

La répartition inéquitable des pertes entre les interrupteurs de puissance de l'onduleur multiniveaux NPC, représente l'un de ses inconvénients majeurs. Pour remédier à ce problème, les chercheurs ont prévu de remplacer les diodes de clamp par des interrupteurs bidirectionnel en courant (IGBT et diode en antiparallèle) [31] c'est ainsi, que la topologie clampée activement par le neutre est apparue en 2005, par bernet et al [32].

Le remplacement effectué au niveau de la topologie NPC, permet d'avoir plusieurs modes de commande, ce qui donne la possibilité de choisir le type de modulation le plus adéquat pour équilibrer les pertes par commutation [1].




Figure I-9 : Structure d'un bras de l'onduleur ANPC à 3 niveaux triphasé.

Bien que la solution se rapportant à la structure NPC a donné de bons résultats, cela n'a pas empêché Mrs Hao Ma et al. de mener leurs propres investigations, à la recherche d'une solution permettant d'améliorer davantage la topologie ANPC. Ils ont proposé à cet effet, un étage de puissance constitué de commutateurs hybrides en « SiC & Si » en exploitant pleinement les faibles pertes par commutation du MOSFET en SiC et les coût avantageux des interrupteurs IGBT en Si[26].

I.4.2 Onduleur H-NPC cinq niveaux

Cette structure résulte du raccordement de phases des onduleurs NPC monophasés à 3 niveaux classiques en pont H [20] formant ainsi, un onduleur H-NPC à cinq niveaux (5L-HNPC), il a été proposé pour la première fois dans [33].[34]

La combinaison des trois niveaux de chaque bras de l'onduleur NPC ($V_{DC}/2, 0, -V_{DC}/2$) donne cinq niveaux différents à la sortie ($V_{DC}, V_{DC}/2, 0, -V_{DC}/2, -V_{DC}$)[8].




Figure I-10 : Structure de l'onduleur H-bridge à 5 niveaux triphasé [35].

I.4.3 Onduleur NPC raccordé au réseau Z-source

Les convertisseurs traditionnels à source de tension et à source de courant souffrent de deux handicaps majeurs [19]:

- Ils sont incapables de fournir un fonctionnement « Buck-Boost » à la charge, car ils marchent soit en mode « Buck-Converter » soit en mode « Boost-Converter », ce qui limite leur plage de tension de sortie.
- Ils sont vulnérables au bruit EMI et ne tolèrent ni court-circuit ni circuit-ouvert, ce qui bouleverse leur fiabilité [16].

En 2007, Mrs Loh, Feng, Blaabjerg et Soon ont proposé un onduleur NPC raccordé à une source de type « Z » comme le montre la **figure I-11**, pour que l'onduleur à trois niveaux garantisse la

fonction « Buck-boost » permettant de ce fait, de varier considérablement la tension du bus continu[17].

Le réseau Z-source, peut fonctionner en mode « Buck-boost » et également en cas de court-circuit ou de circuit ouvert permettant selon le besoin, la manipulation de la tension par le convertisseur multiniveau[16].




Figure I-11 : Structure de l'onduleur NPC raccordé au réseau Z-Source[19].

I.5 Nouvelles topologies des onduleurs multiniveaux

De nos jours, le convertisseur multiniveaux présente une bonne solution pour les applications commerciales et industrielles avec une taille et un coût réduit. Pour cela, plusieurs topologies de convertisseurs multiniveaux sont conçues, nous citons par exemple, la topologie à 3 sources pour la génération d'une tension de 5 niveaux(Figure I-12(b)) et la topologie à 4 sources pour une tension de 25 niveaux(Figure I-12(a)). Ces dernières ont été proposées par Mrs S.Mekhilef et al. En 2016[36].




Figure I-12 : Structure à (a) 4 sources de tension pour la génération de 25N de tension
(b) 3 sources de tension pour la génération de 5N de tension[36].

En 2018, l'onduleur E-type à 5N a été conçu par Mrs Solero et al. pour les applications connectées au réseau [37]. Au courant de la même année, l'onduleur T-NPC Dual Boost ANPC à 7N a été présenté par SzeSing Lee et al. dans le but de réduire la tension de la source DC[38].




Figure I-13 : Structure d'un bras de l'onduleur E-type à 5 niveaux [37].

I.6 Onduleurs multiniveaux à structure T-NPC

La réduction du nombre de semi-conducteurs dans les onduleurs multiniveaux est devenue, pour les chercheurs, un sujet essentiel à traiter, raison pour laquelle, la topologie de type T a été proposée[18].

I.6.1 Onduleur à structure T-NPC à trois niveaux

La topologie T-NPC, nommée également par T-Type, est l'une des topologies avancées de la structure NPC, elle a été proposée pour la première fois en 2010, par Schweizer [18] présenté sur la **figure I-14**, dans le but de satisfaire aux exigences d'un rendement élevé, d'une fréquence de commutation moyenne ainsi que d'une élimination des diodes de clamp [39].




Figure I-14 : Structure de l'onduleur T-NPC à 3 niveaux triphasé [18].

I.6.2 Onduleur T-NPC à cinq niveaux basés sur les cellules de commutation multi-états (MultiState Switching Cells MSSC)

En 2014, Ronny G. A et al. ont conçu un onduleur à structure T-NPC à 5 niveaux, comme le montre la **figure I-15**, basée sur la cellule de commutation multi-états MSSC. Cette architecture présente l'avantage d'affaiblir les pertes par conduction permettant ainsi, de diminuer les contraintes thermiques et ce, en raison de l'équilibre des courants entre les commutateurs de puissance. L'autre avantage, consiste en la réduction du poids et du volume des composants magnétiques grâce à la fréquence d'ondulation du filtre qui est deux fois plus élevée que la fréquence de commutation [40].




Figure I-15 : Structure de l'onduleur T-NPC à 5 niveaux basée sur les cellules de commutation multi-états MSSC[40].

I.6.3 Avantages de la topologie T-NPC

- Faible pertes par commutation par rapport à la topologie de base NPC [42].
- Augmentation du rendement énergétique de l'onduleur T-NPC ainsi que la durée de vie des composants semi-conducteurs en raison de la réduction des pertes par conduction au niveau de ce convertisseur[18] [42].
- Tolérance de panne vu que la topologie T-NPC a la possibilité de fonctionner en mode onduleur à 2 niveaux, lorsqu'un de ses interrupteurs du point milieu est endommagé [18].
- L'obtention d'une bonne performance harmonique et par conséquent, une bonne onde de tension à la sortie du convertisseur [41] [36].

I.6.4 Inconvénients de la topologie T-NPC

- Nécessité de dimensionner les deux interrupteurs verticaux ainsi que ceux du point milieu vu qu'ils ne subissent pas les mêmes contraintes de tension [18].
- Nécessité des interrupteurs supportant la totalité du bus continu V_{DC} [18].
- Risque de court-circuiter la source $V_{DC}/2$ lors des états haut ou bas en cas d'un temps mort perturbé au niveau des interrupteurs [39].

I.7 Comparaison entre les topologies NPC et T-NPC

La topologie NPC à trois niveaux est prometteuse et largement acceptée par les utilisateurs, cependant, cette topologie souffre d'une distribution inégale des pertes entre les commutateurs à cause de sa stratégie de commutation fixe[42].

Par rapport à cette dernière, la topologie T-NPC présente des avantages à savoir : faibles pertes par commutation, répartition symétrique des pertes par conduction, diminution de la taille du convertisseur ainsi que la réduction des signaux de commande [42][43]. Elle partage également les mêmes avantages avec les onduleurs multiniveaux qui disposent d'une haute qualité de la tension de sortie[36].

La **figure I-16** présente deux approches, la première consiste à observer le comportement des deux topologies, NPC et T-NPC en fonction du rendement en terme de qualité et d'énergie et de la puissance pour une fréquence de commutation de 16[kHz] et la seconde pour une fréquence de commutation de 30[kHz].

Les résultats qui s'en dégagent, indiquent qu'au fur et à mesure que la fréquence de commutation augmente, les pertes de commutation deviennent dominantes pour le convertisseur T-NPC, ce qui diminue son rendement global et deviennent de moins en moins dominants pour le convertisseur NPC, ce qui augmente son rendement global [6].

En conclusion, la fréquence de commutation représente un paramètre important puisque chaque structure donne de bons résultats dans une plage bien précise de la fréquence [6].




Figure I-16 : Rendement mesuré du NPC et du T-NPC pour différentes fréquences de commutation et puissances de sortie [6].

Les structures T-NPC et NPC sont similaires dans leur fonctionnement, mais sont différentes dans leur topologie [18]. Le **tableau I-6** présente les différences architecturales entre ces deux structures :

Tableau I-6 : Comparaison entre la structure NPC et la structure T-NPC.

Convertisseurs	T-NPC 3N	NPC 3N
Nombre d'interrupteurs	12	12
Nombre de diodes	0	6
Nombre d'alimentations DC isolées du conducteur	7	10
Tension maximale de l'interrupteur	V_{DC}	$V_{DC}/2$
Tension maximale de la diode	0	$V_{DC}/2$
Pertes de conduction	Considérablement réduites	Élevées
Fréquence de commutation	Moins élevée	Plus élevée
La capacité de tolérance de pannes	Élevée	Moyenne

I.8 Choix des interrupteurs bidirectionnels pour la réalisation des onduleurs multiniveaux

La mise en œuvre des convertisseurs multiniveaux et leur performance, dépendent particulièrement du choix de la technologie des interrupteurs ainsi que de leur configuration dans les convertisseurs. En effet, le principe de la structure du transistor permet de très bonnes perspectives en termes d'état passant et ceci, sans induire de surcoût significatif comparativement à la filière Silicium[4].

Les interrupteurs à quatre segments peuvent être commandés aussi bien à l'amorçage qu'au blocage, ils doivent être capables de conduire le courant dans les deux sens et de bloquer la tension dans les deux polarités [44]. La **figure I-17** ci-dessous, présente les quatre arrangements pour les interrupteurs bidirectionnels :




Figure I-17 : Différentes topologies de l'interrupteur bidirectionnel (a) structure à émetteur commun, (b) structure à collecteur commun, (c) transistor connecté à un pont de diodes (d)RB-IGBT (Reverse blocking IGBT)[44].

Le transistor privilégié pour la conception et la réalisation des onduleurs multiniveaux est l'IGBT lequel est commandé par une tension et combine les avantages de deux types de transistor le bipolaire et le MOSFET et présentant en plus, une faible chute de tension. Le commutateur IGBT est très utilisé dans les applications de forte et surtout de moyenne puissance [44].

Les dispositifs de puissance en *SiC* sont capables de fonctionner à une vitesse de commutation élevée et à une température plus élevée encore avec des pertes de commutation et de conduction plus faibles que celles des dispositifs en silicium. Il s'agit d'un domaine de recherche actif en pleine expansion.[5].

L'utilisation de MOSFETS en *SiC* pour les onduleurs de T-NPC peut être considérée comme une alternative intéressante et potentiellement rentable étant donné que le remplacement des interrupteurs de connexion du bus DC par des dispositifs en *SiC* permet de réduire considérablement les pertes de semi-conducteurs et d'augmenter sensiblement le niveau de puissance du convertisseur[45].

Le **tableau I-7** présente une comparaison entre ces interrupteurs bidirectionnels :

Tableau I-7 : Comparaison entre les différents interrupteurs bidirectionnels[44].

Association des semi-conducteurs	Facilité de la commande	Chute de la tension en conduction	Alimentation isolée nécessaire pour le T-NPC 3N
IGBT en pont à diodes	Facile	Elevée	7
IGBT et diode en antiparallèle avec émetteur en commun	Plus complexe	Moyenne	5
IGBT et diode en antiparallèle avec collecteur en commun	Plus complexe	Moyenne	7
RB-IGBT	Plus complexe	Faible	5

I.9 Applications des onduleurs multiniveaux

Depuis l'évolution des dispositifs à semi-conducteurs, beaucoup d'industries ont investi dans le développement de nouveaux convertisseurs multiniveaux, qui puissent être exploités dans de nombreuses applications industrielles de puissance élevée pour subvenir indirectement aux besoins courants des ménages, notamment [7][1]:

I.9.1 Applications dans les systèmes d'alimentation

Les convertisseurs multiniveaux sont considérés comme une interface prometteuse pour la conversion de puissance des systèmes d'énergie renouvelable. Cependant, chaque topologie est conçue pour un usage spécifique ; l'énergie éolienne par exemple n'est applicable qu'avec les topologies de base NPC et CHB, tandis que l'énergie hydraulique ne l'est que pour la structure de base NPC et de ses dérivées.

Concernant l'énergie solaire (extraite au moyen des panneaux photovoltaïques), elle est applicable avec toutes les topologies confondues des onduleurs multiniveaux[8].

I.9.2 Production, conversion et transport d'énergie

La gestion et le contrôle de la distribution de l'énergie électrique pose un réel problème dans le domaine des réseaux électriques. C'est à ce niveau qu'interviennent les onduleurs multiniveaux à base de structures classiques pour parer à cette situation et sont largement exploités pour les applications de FACTS, de filtres actifs et de UPFC/UPQC/DVR.

Il est à noter que les topologies à base de FC ne sont pas applicables pour les STATCOM et les HVDC[7].

I.9.3 Traction des trains, propulsion navale et applications automobiles

Il existe un autre domaine d'application pour les onduleurs multiniveaux, aussi important que les précédents, il s'agit des systèmes de conversion de la puissance de traction des trains. En effet, les entraînements de traction appartiennent à la gamme des moyennes tensions de haute puissance et exigent de très hautes performances sur une large plage de fréquences jusqu'à des vitesses élevées [8]. Il est à souligner que ces convertisseurs participe légèrement dans les applications pour les automobiles électriques et hybrides [9].

Grâce à l'accessibilité des prix des transistors de puissance et essentiellement, pour les IGBT, une tendance à l'utilisation des convertisseurs multiniveaux en petite et moyenne puissance (de 1kW jusqu'à 500 kW) devient un choix évident pour les industriels[46].

I.10 Etat de l'art des stratégies de modulation

Plusieurs techniques de modulation traditionnelles ont été étendues ou développées suite aux progrès qu'ont connu les différentes topologies des convertisseurs multiniveaux[9] dont certaines sont propres à une structure de convertisseur donnée.

Ces développements ont été réalisés afin de synthétiser une tension de sortie de bonne qualité qui est contrôlée en amplitude et en fréquence et dotée en plus, d'un faible THD[1].

La **figure I-18** présente une classification diagrammatique des techniques de modulation multiniveaux les plus courantes :




Figure I-18 : Classification des différentes stratégies de modulation multiniveaux [7].

La **figure I-19** montre une séquence chronologique de différentes stratégies de modulation, réalisée à travers de micros recherches bibliographiques [1][44][45][49][47][48].




Figure I-19 : Séquence chronologique de quelques techniques de modulations multiniveaux.

I.10.1 Méthodes de modulation de largeur d'impulsion sinusoïdale à base de porteuse (SPWM)

Le développement des convertisseurs multiniveaux a fait l'objet de plusieurs recherches dans le domaine des stratégies de modulation, notamment la technique traditionnelle PWM qui a été étendue à deux extensions principales comme le montre la **figure I-18**.

La première PWM à décalage de niveaux (*Level Shifted LS-PWM*), est mise en œuvre par G.Crrara et al., en 1992[48] qui assure un meilleur profil harmonique de tension de sortie comparativement à la seconde, le PWM à décalage de phase (*Phase Shifted PS-PWM*) présente le seul véritable système de modulation commercial utilisé dans la CHB et la FC[8] que sont, les onduleurs en cascade [52].

Elles consistent à utiliser des porteuses triangulaires selon le nombre de cellules commandées au sein d'un bras de l'onduleur [2], de même fréquence et de même amplitude qui seront comparées soit à une tension de référence sinusoïdale unique dans le cas monophasé, soit à trois tension de référence quand il s'agit d'un convertisseur triphasé, ceci dans le but, de déterminer les tensions de sortie commutées pour le convertisseur[52].

I.10.2 Méthodes de modulation de largeur d'impulsion avec l'injection d'harmonique

Dans l'optique d'une utilisation optimale de la source de tension continue par les onduleurs commandés par la stratégie de modulation MLI, plusieurs études ont été réalisées à partir des années 1970. L'injection de l'harmonique triple du fondamental dans les signaux de référence est l'une des solutions qui permet de remédier au problème de la MLI qui exploite seulement 50% de la tension du bus continu [53].

Les harmoniques injectés dans la tension de référence seront naturellement éliminés grâce à la connexion en étoile de la charge triphasée [53].

I.10.3 Modulation de largeur d'impulsion vectorielle (SVPWM)

La MLI vectorielle (SVPWM) est une technique de modulation proposée par Van Der Broeck-HW et al. EN 1988, elle a été appliquée pour la première fois à la commande d'entraînement des moteurs asynchrones [47]. Cette stratégie repose sur le principe de la reconstruction du vecteur de tension de référence V_s , formé par les vecteurs du système biphasé. Celui-ci, tournera ensuite dans l'espace avec l'amplitude et la fréquence désirées en sortie, afin de les synthétiser par une succession de vecteurs de durées bien déterminées. Chacun de ces vecteurs, correspond à une combinaison d'état des interrupteurs de l'onduleur [54].

L'une des méthodes de modulation susceptible d'utiliser plus efficacement ces nouveaux procédés, consiste en la modulation par vecteur spatial (SVM) [8] car disposant d'un rendement et d'un THD meilleurs par rapport à la SPWM. Elle a été généralisée pour les convertisseurs à N niveaux de tension utilisant des algorithmes 2-D et 3-D mais, sa complexité l'a empêché à ce jour, d'être la modulation dominante dans les applications industrielles [55],[8].

I.10.4 Commande à pleine onde (full-Wave)

C'est la technique de modulation la plus évidente et la plus simple à appliquer, elle est aussi appelée « Full Wave » ou « six-step » en anglais[3], puisque les tensions aux bornes de la charge prennent six valeurs différentes au cours d'une période fondamentale[53]. La modulation pleine onde est considérée comme une onde à trois niveaux dans laquelle, la durée du niveau 0 est utilisée pour contrôler la tension efficace fournie à partir de la tension du bus *DC*.

Cette modulation produit les formes d'onde souhaitées avec seulement une commutation à basse fréquence qui réduit les pertes de puissance globales de l'onduleur, ce qui la rend adaptée aux demandes des forme d'onde (référence) avec une fréquence élevée, ou aux exigences de haute puissance. Seuls les harmoniques impairs de rangs $6n \pm 1$ (n entier) se situent avec cette technique, au rang de fréquence de travail [56].

Les applications nécessitant une très bonne qualité harmonique ne peuvent pas être traitées par la stratégie pleine onde étant donné que la tension en mode commun entrave la modulation [53][56].

CONCLUSION

Le premier chapitre est consacré à un état de l'art sur les onduleurs multiniveaux ainsi que sur différentes stratégies de modulation.

Dans un premier lieu, nous avons abordé les diverses topologies qui ont été proposées pour les onduleurs multiniveaux suivies de leur principe de fonctionnement, à savoir : La topologie NPC, la topologie FC et la topologie H-Bridge, celles-ci représentent les topologies de base et chacune d'elles est caractérisée par des avantages comme des inconvénients.

Ces inconvénients ont motivé la création de nouvelles topologies dites dérivées ou aussi, variantes et dont la configuration est une modification des structures de base comme la topologie ANPC et d'autres, dites hybrides, dont la configuration résulte de la mise en série ou en parallèles des différentes structures de base comme la topologie H-NPC. La mise en œuvre de ces dernières a permis la repousse de certaines limitations des structures de base.

La topologie T-NPC représente une topologie développée de la structure de base NPC, elle permet, grâce à sa structure, d'éliminer les diodes de clamp, de diminuer les pertes par commutation et par conséquent, de réduire la taille du convertisseur, elle permet également l'obtention d'une bonne qualité de l'onde de la tension de sortie. Cette topologie est l'axe de la recherche menée dans cette thèse.

Dans un second lieu, nous avons recouru à la présentation d'un état de l'art des différentes stratégies de modulation lesquelles seront détaillées dans le chapitre qui suit.

II

MODELISATION ET STRATEGIES DE COMMANDE DE L'ONDULEUR T-NPC

INTRODUCTION

La conception et la mise en œuvre des techniques de modulation est aussi pertinente qu'importante avec la croissance des topologies de convertisseurs multiniveaux [7]. Ces stratégies de modulation sont appliquées pour synthétiser une tension de sortie avec un compromis d'une bonne qualité (forme sinusoïdale), d'un meilleur contrôle de l'amplitude et de la fréquence de cette tension de sortie[57].

Dans ce chapitre, nous allons aborder les différentes stratégies de pilotage des onduleurs multiniveaux et étudier en particulier, le comportement de l'onduleur T-NPC à 3-niveaux une fois piloté par les stratégies de modulation suivantes : la pleine onde, la MLI sinusoïdale, la MLI avec injection d'harmonique du rang 3 ainsi que la MLI vectorielle.

II.1 Présentation de l'onduleur à structure T-NPC à 3 niveaux triphasé

L'onduleur T-NPC à 3-niveaux triphasé est constitué à la base d'un onduleur à deux niveaux et chacun de ses bras est connecté à deux interrupteurs montés en séries (interrupteur de 4 segments) et reliés au point milieu O formant ce qu'on appelle : les interrupteurs du point milieu. (**Figure II-1**).

Du côté bus continu de l'onduleur, nous retrouvons deux condensateurs donnant naissance à deux sources de tension continues de $V_{DC}/2$ et un point milieu O [18].




Figure II-1 : Structure de l'onduleur T-NPC à 3-niveaux triphasé [18]

II.1.1 Principe de fonctionnement de l'onduleur T-NPC à 3-niveaux


Il suffit de comprendre le principe de fonctionnement d'un seul bras de l'onduleur T-NPC pour assimiler son fonctionnement intégral. D'après la **Figure II-2**, nous distinguons trois états fonctionnels qui sont les suivants[18],[39] :

- **Etat Positif** : Afin d'avoir une tension $V_{DC}/2$ aux bornes de la charge, les interrupteurs K_{i1} , K_{i2} sont actifs et K_{i3} , K_{i4} sont bloqués. Bien que le courant passe par K_{i1} vers la charge en étant positif (mode 1), il revient par la diode D_{i1} pour le sens négatif du courant (mode 4).

- **Etat O** : Les interrupteurs K_{i2} , K_{i3} sont en marche et K_{i1} , K_{i4} sont bloqués, la tension à la sortie est donc nulle. Le courant passe par K_{i2} et la diode D_{i3} vers la charge pour un sens positif (mode 2) et par K_{i3} et D_{i2} pour le sens inverse (mode 5).

- **Etat Négatif** : l'amorçage des interrupteur K_{i4} et K_{i3} avec le blocage de K_{i1} et K_{i2} exige une tension négative aux bornes de la charge ($-V_{DC}/2$). Le courant passe par la diode D_{i4} pour un sens positif (mode 3) et revient à travers l'interrupteur K_{i3} pour un sens négatif (mode 6).

K_{ij} Désigne un interrupteur spécifié de l'onduleur, avec i le numéro du bras ($i = 1,2,3$) et j le numéro de l'interrupteur($j = 1,2,3,4$).






Figure II-2 : Différentes configurations fonctionnelles d'un bras de l'onduleur T-NPC à 3-niveaux.

Le tableau II-1 ci-dessous résume le fonctionnement d'un bras de l'onduleur T-NPC :

Tableau II-1: Différents états de l'onduleur T-NPC à 3-niveaux.

La tension de sortie V_s	Etat des interrupteurs				Etat du bras
	K_{i1}	K_{i2}	K_{i3}	K_{i4}	
$V_{DC}/2$	1	1	0	0	P
--	1	0	0	1	Non autorisé
0	0	1	1	0	O
$-V_{DC}/2$	0	0	1	1	N

II.1.2 Commandabilité et complémentarité des interrupteurs de l'onduleur T-NPC à 3-niveaux

Afin d'éviter un court-circuit de la source et pour un fonctionnement totalement commandable de l'onduleur T-type, la commande complémentaire suivante (II.1) est favorisée :

$$\begin{aligned} K_{i1} &= \overline{K_{i3}} \\ K_{i4} &= \overline{K_{i2}} \end{aligned} \tag{II.1}$$

L'onduleur est dit commandable si la grandeur obtenue à sa sortie suit la grandeur de référence.

II.2 Modélisation de l'onduleur à structure T-NPC à 3 niveaux triphasé

La modélisation est primordiale, elle consiste à traduire, dans notre cas, l'onduleur T-NPC triphasé en un modèle mathématique exprimé par des équations, à savoir des matrices. Elle aide également à compléter notre paradigme de sorte à bien comprendre le convertisseur étudié.

II.2.1 Fonctions de connexion

La fonction de connexion F_{ij} , traduisant l'état de chaque interrupteur K_{ij} , est définie comme suit :

$$F_{ij} = \begin{cases} 1, & K_{ij} \text{ est fermé} \\ 0, & K_{ij} \text{ est ouvert} \end{cases} \quad (\text{II.2})$$

Etant donné que les interrupteurs d'un bras sont de commande complémentaire, donc :

$$\begin{cases} F_{i1} = 1 - F_{i3} \\ F_{i2} = 1 - F_{i4} \end{cases} \quad (\text{II.3})$$

Pour chaque bras, trois fonctions de connexion sont définies de sorte à correspondre aux trois états du bras (P, O et N) :

$$F_{cij} = \begin{cases} F_{c1j} = F_{i1} \cdot F_{i2} & \text{pour l'état P} \\ F_{c2j} = F_{i2} \cdot F_{i3} & \text{pour l'état O} \\ F_{c3j} = F_{i3} \cdot F_{i4} & \text{pour l'état N} \end{cases} \quad (\text{II.4})$$

D'où la matrice de conversion suivante :

$$[C_v] = \begin{bmatrix} F_{c11} & F_{c21} & F_{c31} \\ F_{c12} & F_{c22} & F_{c32} \\ F_{c13} & F_{c23} & F_{c33} \end{bmatrix} \quad (\text{II.5})$$

II.2.2 Tensions simples par rapport au point milieu V_{io}

Les potentiels des nœuds A, B et C de l'onduleur T-NPC à 3-niveaux, par rapport au point milieu O, sont exprimés par :

$$\begin{bmatrix} V_{AO} \\ V_{BO} \\ V_{CO} \end{bmatrix} = \begin{bmatrix} F_{c11} & F_{c21} & F_{c31} \\ F_{c12} & F_{c22} & F_{c32} \\ F_{c13} & F_{c23} & F_{c33} \end{bmatrix} \begin{bmatrix} V_{DC}/2 \\ 0 \\ -V_{DC}/2 \end{bmatrix} \quad (\text{II.6})$$

II.2.3 Tensions composées

Les tensions composées entre les phases de la charge sont données par la relation suivante :

$$\begin{aligned} U_{AB} &= V_{AO} - V_{BO} \\ U_{BC} &= V_{BO} - V_{CO} \\ U_{CA} &= V_{CO} - V_{AO} \end{aligned} \quad (\text{II.7})$$

Avec un remplacement de (II.6) dans (II.7), nous obtenons la matrice (II.8) qui présente des tensions composées en fonction de la fonction de connexion :

$$\begin{bmatrix} U_{AB} \\ U_{BC} \\ U_{CA} \end{bmatrix} = \begin{bmatrix} F_{c11} - F_{c12} & F_{c21} - F_{c22} & F_{c31} - F_{c32} \\ F_{c12} - F_{c13} & F_{c22} - F_{c23} & F_{c32} - F_{c33} \\ F_{c13} - F_{c11} & F_{c23} - F_{c21} & F_{c33} - F_{c31} \end{bmatrix} \begin{bmatrix} V_{DC}/2 \\ 0 \\ -V_{DC}/2 \end{bmatrix} \quad (\text{II.8})$$

II.2.4 Tensions simples par rapport au point neutre V_{in}

Les tensions simples aux bornes de la charge sont obtenues grâce aux potentiels des nœuds A, B et C comme le montre la relation (II.9) :

$$\begin{cases} V_A = (2V_{AO} - V_{BO} - V_{CO})/3 \\ V_B = (-V_{AO} + 2V_{BO} - V_{CO})/3 \\ V_C = (-V_{AO} - V_{BO} + 2V_{CO})/3 \end{cases} \quad (\text{II.9})$$

Sous la forme matricielle, nous obtenons :

$$\begin{bmatrix} V_{AN} \\ V_{BN} \\ V_{CN} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 2 & -1 & -1 \\ -1 & 2 & -1 \\ -1 & -1 & 2 \end{bmatrix} \begin{bmatrix} V_{AO} \\ V_{BO} \\ V_{CO} \end{bmatrix} \quad (\text{II.10})$$

Finalement, les tensions simples aux bornes de la charge sont représentées en fonctions de la fonction de connexion (II.11) en remplaçant les tensions d'entrée de l'onduleur par (II.5) :

$$\begin{bmatrix} V_{AN} \\ V_{BN} \\ V_{CN} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 2F_{c11} - F_{c12} - F_{c13} & 2F_{c21} - F_{c22} - F_{c23} & 2F_{c31} - F_{c32} - F_{c33} \\ 2F_{c12} - F_{c11} - F_{c13} & 2F_{c22} - F_{c21} - F_{c23} & 2F_{c32} - F_{c31} - F_{c33} \\ 2F_{c13} - F_{c11} - F_{c12} & 2F_{c23} - F_{c21} - F_{c22} & 2F_{c33} - F_{c31} - F_{c32} \end{bmatrix} \begin{bmatrix} V_{DC}/2 \\ 0 \\ -V_{DC}/2 \end{bmatrix} \quad (\text{II.11})$$

II.2.5 Courants d'entrée

Les courants du bus continu I_p et I_n sont exprimés en fonction des courants de sortie de l'onduleur I_1 , I_2 et I_3 par l'équation suivante :

$$\begin{bmatrix} I_p \\ I_n \end{bmatrix} = \begin{bmatrix} F_{c11} & F_{c21} & F_{c31} \\ F_{c12} & F_{c22} & F_{c32} \\ F_{c13} & F_{c23} & F_{c33} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} \quad (\text{II.12})$$

HYPOTHESES DE TRAVAIL

- La chute de tension aux bornes des semi-conducteurs est négligeable devant la tension d'alimentation qui est de l'ordre de quelques centaines de volts.
- Nous supposons que la tension aux bornes de chaque condensateur du bus continu ($V_{DC}/2$) est équilibrée lors de la simulation.

II.3 Stratégies de modulation des onduleurs multiniveaux

De nombreuses stratégies de modulation ont été proposées pour la commande des onduleurs multiniveaux telles que la modulation la MLI naturelle, MLI avec injection d'harmonique et la MLI vectorielle (SVM) [7]. Celles-ci, offrent la possibilité d'obtenir une tension, la plus sinusoïdale possible, à la sortie de l'onduleur[8].

La technique MLI vectorielle est probablement la plus populaire en raison de sa grande efficacité lorsqu'elle est mise en œuvre par les technologies numériques modernes [58].

II.3.1 Commande pleine onde (*Six-Step Modulation SSM*)

Cette commande est conçue de manière à commander les interrupteurs d'un même bras, de façon complémentaire, pendant une durée d'une demi période et de décaler la commande de chaque bras de $\frac{2\pi}{3}$. La tension de sortie V_s obtenue par cette commande est d'une forme rectangulaire(**Figure II-3**), d'une amplitude constante et d'un rapport cyclique α [59].




Figure II-3 : Tension de sortie désirée pour un onduleur 3-niveaux par la commande pleine onde SSM [59].

D'après le développement en série de Fourier, la composante fondamentale de la tension de sortie de l'onduleur est représentée par l'équation **(II.13)** [59].

$$V_f = \frac{2V_{DC}}{\pi} \sin(\pi\alpha) \quad (\text{II.13})$$

Tel que, le rapport cyclique a appartient à l'intervalle $[0 ; 1/2]$.

La commande pleine onde s'avère avantageuse dès lors qu'elle permet une amplitude fondamentale plus élevée à celle obtenue par d'autres commandes d'où, une utilisation maximale de la source V_{DC} [60].

Elle dégage en plus, de faibles pertes par commutation induites par les interrupteurs [53]Cependant, le signal carré est connu du fait qu'il soit riche en harmoniques et cela présente un inconvénient majeur de cette stratégie.

II.3.1.1 Principe de la commande pleine onde sur l'onduleur T-NPC

La **Figure II-4** résume ce principe. Tout se joue sur le temps, il suffit simplement d'envoyer et de retirer les impulsions à des moments opportuns.




Figure II-4 : Commande des interrupteurs par la stratégie pleine onde.

Le tableau ci-dessous récapitule les instants d'amorçage ainsi que la durée d'impulsion pour chaque interrupteur de la première phase. Pour obtenir les temps d'amorçage des deux autres phases, il suffit d'appliquer un déphasage de $2\pi/3$:

Tableau II-2 : Etat des interrupteurs pour une commande pleine onde du 1^{er} bras de l'onduleur 3N à structure T-NPC

Interrupteur	Instant d'amorçage	Durée d'impulsion
K_1	0	αT
K_3	αT	$(1/2 - \alpha) T$
K_2	$(1/2 + \alpha) T$	$(1/2 - \alpha) T$
K_4	$T/2$	αT

II.3.1.2 Simulation numérique de l'onduleur T-NPC


La simulation de l'onduleur T-NPC a été effectuée sous le logiciel Matlab/Simulink. La tension de référence prise est d'une fréquence égale à 50 [Hz].

La tension du bus continu est $V_{DC} = 500 [V]$. A cet effet, nous avons pris RL comme charge triphasée, équilibrée et montée en étoile, dont les paramètres sont les suivants : $R = 50 [\Omega]$ et $L = 10 [mH]$.


Remarque : *Ces conditions resteront les mêmes pour toutes les simulations effectuées dans ce chapitre.*

Les figures suivantes présentent les résultats de simulation de l'onduleur T-NPC avec la commande pleine onde en variant à chaque fois, le rapport cyclique α .


Pour un rapport cyclique $\alpha = 0.4$




(a)



(b)



(c)



(d)

Figure II-5 : Simulation de l'onduleur T-NPC 3N avec la technique pleine onde pour $\alpha = 0.4$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.

Pour un rapport cyclique $a = 0.3$




Figure II-6 : Simulation de l'onduleur T-NPC 3N avec la technique pleine onde pour $a = 0.3$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.

II.3.1.3 Interprétation des résultats de simulation

L'analyse spectrale des **figures (II-5 (b), (d)) et (II-6 (b), (d))** montre la présence des harmoniques de faible rang dépourvus de la 3ème harmonique et ses multiples.

La **figure II-6 (b), (d)** montre un meilleur contenu harmonique que celui obtenu dans la **figure II-5 (b), (d)**. Donc, plus le rapport cyclique est élevé, plus le THD est bon et l'amplitude des harmoniques est moindre et par conséquent, un fondamental meilleur.

Le THD du courant est plus faible que celui de la tension qui est influencé par la charge.

En conclusion, la commande pleine onde est plus rentable lorsque le rapport cyclique α est grand, car plus il est élevé, plus l'amplitude des harmoniques est minimale engendrant de ce fait, des grandeurs d'amplitude maximale et un THD minimal.

II.3.2 Modulation à largeur d'impulsion MLI (*Pulse width modulation* PWM)

La forte proximité du contenu harmonique avec le fondamental engendrent des signaux de faible qualité spectrale. Il est impératif d'éloigner les harmoniques de la composante fondamentale ou de les éliminer carrément pour de meilleurs résultats [61].

Pour cela, plusieurs techniques MLI ont été développées dans l'objectif, d'atteindre une large plage de modulation linéaire[7], la baisse des pertes par commutation et la réduction de la taille des onduleurs en réduisant la taille du filtre, ainsi que la diminution du taux de distorsion harmonique total pour une mise en œuvre aisée [62]. Les techniques considérées sont les suivantes :

- Modulation à largeur d'impulsion triangulo-sinusoïdale (SPWM).
- Modulation à largeur d'impulsion avec injection d'harmonique de rang 3 (THIPWM).
- Modulation à largeur d'impulsion vectorielle (SVPWM).

II.3.2.1 Modulation à largeur d'impulsion triangulo-sinusoïdale (*Sine Pulse Width Modulation* SPWM)

En général, cette technique est basée sur la comparaison d'une onde modulée, caractérisée par une amplitude variable A_m et une fréquence de référence f_m , à une onde porteuse généralement triangulaire d'une amplitude fixe A_s et d'une fréquence f_s nettement supérieure ($f_s \gg f_m$). [7]

Les instants d'ouverture et de fermeture des interrupteurs sont déterminés par les points d'intersections entre la porteuse et la modulante. De plus, leur fréquence de commutation est fixée par la porteuse [63].




Figure II-7 : Principe de la technique MLI triangulo-sinusoidale (LS-PWM).

Dans le cas d'un onduleur T-NPC à 3N, deux signaux triangulaires unipolaires (U_{P1} , U_{P2}) (ou bien deux porteuses bipolaires U_{P1} , U_{P2} décalés entre eux de π), sont comparés avec trois signaux sinusoidaux (V_{ref1} , V_{ref2} , V_{ref3}) (II.14).

Sachant que les porteuses U_{P1} et U_{P2} sont conçues afin de commander les interrupteurs K_{i1} , K_{i3} et K_{i2} , K_{i4} respectivement [7].

Donc :

$$S(t) = \begin{cases} 1 & \text{si: } V_{mk} \geq U_{P1} \\ 1 & \text{si: } V_{mk} \leq U_{P2} \\ 0 & \text{sinon} \end{cases} \quad (\text{II.14})$$

Avec : V_{mk} : Tension de référence et k prend les valeurs : 1,2 et 3.

U_{P1} : Tension de la 1^{ère} porteuse.

U_{P2} : Tension de la 2^{ème} 2ème porteuse.

$S(t)$: Le signal MLI résultant.

Les tensions de références sont exprimées par (II.15) :

$$\begin{aligned} V_{ref1}(t) &= r \frac{V_{DC}}{2} \sin(\omega t) \\ V_{ref2}(t) &= r \frac{V_{DC}}{2} \sin\left(\omega t - \left(\frac{2\pi}{3}\right)\right) \\ V_{ref3}(t) &= r \frac{V_{DC}}{2} \sin\left(\omega t - \left(\frac{4\pi}{3}\right)\right) \end{aligned} \quad (II.15)$$

Avec r le coefficient de réglage.

a) Propriétés de la technique de modulation MLI

La commande MLI se singularise par :

- L'indice de modulation m :

$$m = \frac{f_s}{f_m} \quad \text{et} : \quad m > 1 \quad (II.16)$$

Avec : f_s : Fréquence de la porteuse.
 f_m : Fréquence de la modulante.

- Le coefficient de réglage r :

$$r = \frac{2A_m}{V_{DC}} \quad (II.17)$$

Avec : V_{DC} : Tension d'alimentation.
 A_m : Amplitude de la tension de référence (modulante).

- Le facteur de distorsion harmonique total de la tension de sortie :

$$THD [\%] = 100 \frac{\sqrt{V_{seff}^2 - V_{seff1}^2}}{V_{seff}^2} \quad (II.18)$$

Avec : V_{seff} : Valeur efficace de la tension de sortie.
 V_{seff1} : Valeur efficace du fondamental de la tension de sortie.

b) Classification des porteuses de la technique MLI sinusoïdale

Après étude [7][64][5], il ressort l'existence de deux types de modulation multi porteuses, l'une avec un décalage de niveau et l'autre avec un décalage de phase lesquelles sont présentées ci-dessous.

- **Modulation Multi-porteuses avec décalage de niveaux :** Ce type de modulation sinusoïdale résulte de la superposition de 2 porteuses unipolaires ou plus, superposées soit, en forme de phase (*Phase Disposition* PD), soit en forme d'opposition de phase (*Opposition Disposition* POD), soit en forme alternative d'opposition de phase (*Alternative Opposition Disposition* APOD) ;
- **Multi-porteuses avec décalage de phases :** Résulte de la mise en série de 2 porteuses bipolaires ou plus, avec un décalage de phase φ entre elles, calculé à partir de l'expression (II.19) :

$$\varphi = \left(\frac{360^\circ}{(N - 1)} \right) \quad (\text{II.19})$$

Le nombre de porteuses requis dans le convertisseur est calculé à partir de l'expression (II.20) :

$$P = N - 1 \quad (\text{II.20})$$

Avec : P : le nombre nécessaire de porteuses.
 N : Le nombre de niveaux du convertisseur.


c) Simulation numérique de l'onduleur T-NPC

Les figures suivantes montrent les résultats de simulation de la commande MLI sinusoïdale avec l'onduleur T-type 3-niveaux. Cette simulation est faite pour les deux porteuses unipolaires (*Phase Disposition* PD) et bipolaires, afin de saisir la différence entre elles et leur impact sur le spectre harmonique.


La simulation est faite pour différentes valeurs de coefficient de réglage r avec une fréquence d'échantillonnage de 10 [kHz] pour un premier temps. Puis, avec une fréquence de 2 [kHz] dans un deuxième temps.

Résultats de simulation pour une porteuse unipolaire LS-PWM


Pour $r = 0.8$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-8 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoïdale (LS-PWM) pour $r = 0.8$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-9 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoidale (LS-PWM) pour $r = 1, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 2/\sqrt{3}$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-10 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoidale (LS-PWM) $r = 2/\sqrt{3}$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1$ et $m = 40$




(a)



(b)



(c)



(d)

Figure II-11 : Simulation de l'onduleur T-NPC 3N avec la technique MLI sinusoidale (LS-PWM) pour $r = 1$ et $m = 40$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.




Figure II-12: Courbe de réglage de la technique LS-PWM.




Figure II-13: Variation du THD en fonction du taux de modulation r de la technique LS-PWM.

d) Interprétation des résultats de simulation

Les résultats obtenus pour $r = 1$ sont meilleurs par rapport à ceux du cas $r = 0.8$, ce qui nous mène à déduire que l'augmentation du coefficient de réglage r permet de réduire considérablement le THD et d'augmenter l'amplitude du fondamental, que ce soit pour le courant ou pour la tension.

L'utilisation de la commande MLI naturelle pour $r > 1$ engendre des harmoniques de faibles fréquences.

Les harmoniques se regroupent en paquets aux alentours de la fréquence de commutation et ses multiples. Plus nous nous éloignons du rang 200 correspondant à notre fréquence de découpage, plus l'amplitude de ces harmoniques diminue.

Pour un indice de modulation $m = 40$, nous constatons l'apparition des harmoniques au voisinage du rang 40, ce qui correspond à la fréquence de commutation 2 kHz et ses multiples. L'augmentation de l'indice de modulation m permet de repousser les harmoniques vers les hautes fréquences facilitant ainsi, leur neutralisation.

L'augmentation de la fréquence d'échantillonnage n'a pas d'influence sur le THD de la tension mais, elle améliore celui du courant ainsi que la forme d'onde des signaux de sortie.


La courbe de réglage montre que le taux maximal de régulation s'étend jusqu'à 1, puis se sature au-delà de cette valeur.

D'après la courbe de la variation du THD, plus le r est élevé, plus le contenu harmonique est meilleur, ceci à la limite de l'apparition des harmoniques de faible rang (au-delà de $r = 1$).


En conclusion, la technique SPWM donne de meilleurs résultats avec un taux de modulation $r = 1$ (Càd, la limite de la régulation) et une fréquence d'échantillonnage moyenne (10 kHz- 25kHz), lors de son application sur l'onduleur T-NPC [65], afin d'atteindre : un THD minimal et une utilisation maximale de la source V_{DC} avec en plus, une absence des harmoniques de faible rang.

Résultats de simulation pour une porteuse bipolaire PS-PWM


Pour $r = 0.8$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-14 : Simulation de l'onduleur T-type 3N avec la technique MLI sinusoïdale (PS-PWM) pour $r = 0.8$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-15 : Simulation de l'onduleur T-type 3N avec la technique MLI sinusoïdale (PS-PWM) pour $r = 1$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie(c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 2/\sqrt{3}$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-16 : Simulation de l'onduleur T-type 3N avec la technique MLI sinusoidale (PS-PWM) pour $r = 2/\sqrt{3}$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1$ et $m = 40$




(a)



(b)



(c)



(d)

Figure II-17 : Simulation de l'onduleur T-type 3N avec la technique MLI sinusoidale (PS-PWM) pour $r = 1$ et $m = 40$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.




Figure II-18: Courbe de réglage de la technique (PS-PWM).




Figure II-19: Variation de THD en fonction du taux de modulation r pour technique (PS-PWM)

A la fin de cette simulation (MLI naturelle avec les deux porteuses unipolaires et bipolaires), nous constatons que la porteuse unipolaire offre le meilleur THD accompagné d'une apparition des harmoniques au rang de la fréquence de commutation.

Quant à la porteuse bipolaire, son utilisation donne un signal plus proche de la sinusoïde et repousse les harmoniques jusqu'à 2 fois la fréquence de découpage, ce qui facilite beaucoup plus leur filtrage. Toutefois, la porteuse bipolaire donne un taux de distorsion plus élevé et une amplitude d'harmonique qui tend au double de celle unipolaire.

II.3.2.2 Modulation à largeur d'impulsion avec injection des harmoniques de rang 3 (*Third Harmonic Injection Pulse Width Modulation THIPWM*)

Afin d'améliorer la zone linéaire des onduleurs pilotées par les stratégies MLI, plusieurs recherches ont été menées permettant ainsi d'aboutir à la solution de l'injection d'harmonique à la tension de référence [66][67].

L'injection de l'harmonique de rang 3 (MLI optimale) représente une dérivée de cette méthode consistant à ajouter un sixième du fondamental dans la tension de référence de sortie pour chaque phase du convertisseur (**Figure II-20**). Cette action donne la possibilité d'étendre la plage de modulation linéaire de 15 % supplémentaire sur la limite de linéarité de la SPWM, sans pour autant passer à une sur-modulation [53][67].

Ce signal est de la forme :

$$h_3 = \frac{A_m}{6} \sin(3\omega t) \quad (\text{II.21})$$

Ce qui implique les tensions de référence suivantes :

$$\begin{aligned} V_{ref1}(t) &= r \frac{V_{DC}}{2} (\sin(\omega t) + \frac{1}{6} \sin(3\omega t)) \\ V_{ref2}(t) &= r \frac{V_{DC}}{2} \left(\sin\left(\omega t - \left(\frac{2\pi}{3}\right)\right) + \frac{1}{6} \sin(3\omega t - 2\pi) \right) \\ V_{ref3}(t) &= r \frac{V_{DC}}{2} \left(\sin\left(\omega t - \left(\frac{2\pi}{3}\right)\right) + \frac{1}{6} \sin(3\omega t - 4\pi) \right) \end{aligned} \quad (\text{II.22})$$

La figure suivante illustre le principe de la MLI avec injection de l'harmonique de rang 3.





Figure II-20 : Principe de la technique MLI avec injection de l'harmonique du rang 3 [62].


a) Simulation numérique de l'onduleur T-NPC

Les figures suivantes présentent les résultats de simulation de la commande MLI avec injection de l'harmonique de rang 3, avec différentes valeurs du coefficient de réglage r et une fréquence d'échantillonnage de 10 [kHz].


Pour $r = 1$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-21 : Simulation de l'onduleur T-NPC 3N par la technique THIPWM pour $r = 1$ et $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 2/\sqrt{3}$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-22 : Simulation de l'onduleur T-NPC 3N par la technique THIPWM pour $r = 2/\sqrt{3}$ et $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1.2$ et $m = 200$




(a)



(b)



(c)



(d)

Figure II-23 : Simulation de l'onduleur T-NPC 3N par la technique THIPWM pour $r = 1.2$ et $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.




Figure II-24: Courbe de réglage de la technique THIPWM.




Figure II-25: Variation de THD en fonction du taux de modulation r pour la technique THIPWM.

b) Interprétation des résultats de simulation

Le coefficient de réglage $r = 2/\sqrt{3}$ donne la meilleure qualité spectrale pour la tension et pour le courant de sortie, par comparaison aux autres résultats trouvés.

D'après les résultats obtenus, la tension du fondamentale disponible à la sortie de l'onduleur est augmentée de 15 % par rapport à celle trouvée avec la MLI sinusoïdale.

L'augmentation du coefficient de réglage au-delà de $r = 2/\sqrt{3}$ fait ressortir les harmoniques de faible fréquence inacceptables.

La courbe de réglage montre que le fondamental est proportionnel jusqu'à une extension de $2/\sqrt{3}$ du taux de modulation car l'injection de l'harmonique de rang 3 permet d'augmenter la plage de modulation linéaire sans pour autant subir une sur-modulation.

Concernant la variation du THD, celui-ci diminue à chaque fois que le taux de modulation augmente. Donc, plus le r est élevé et plus la qualité spectrale est meilleure (à la limite de $r = 2/\sqrt{3}$).

En conclusion, l'injection de l'harmonique de rang 3 permet de diminuer l'amplitude maximale de la référence, ce qui implique l'augmentation de la plage de linéarité.

II.3.2.3 Modulation à largeur d'impulsion vectorielle (*Space Vector Pulse Width Modulation SVPWM*)

La technique SVPWM est basée sur le concept du vecteur d'espace qui correspond à la transformation de Concordia d'un système triphasé à un système biphasé. Cette modulation utilise directement la variation de la commande donnée par le système de contrôle et identifie chaque vecteur de commutation (qui représente les états du convertisseur) comme un point dans l'espace complexe (d, q) .

La SVPWM permet d'étendre la plage de modulation linéaire de 15 % supplémentaire, par rapport à la SPWM. Cependant, l'algorithme SVPWM est plus complexe que celui de la SPWM en raison du nombre élevé des états de commutation lesquels évoluent avec l'augmentation du nombre de niveaux des convertisseurs [68]. Cet algorithme est constitué de six étapes essentielles qui sont les suivants [69][70] :

- Détermination du vecteur de tension de référence (vecteur d'espace) ;
- Détermination du secteur ;
- Détermination de la région ;
- Calcul des temps de commutation ;
- Calcul des séquences des vecteurs ;
- Génération des impulsions MLI.

a) Détermination du vecteur de tension de référence

La tension de référence triphasée, générée par l'onduleur T-NPC, peut être synthétisée grâce au vecteur spatial équivalent. En effet, cette action se fait par la commutation d'un vecteur assigné à trois autres vecteurs de tensions formant un triangle (la région) dans lequel réside le vecteur spatial de référence **Figure II-26** [7].

Les tensions de phase de sortie V_{AN} , V_{BN} et V_{CN} de l'onduleur T-type sont données par :

$$V_{xN} = V_{xO} - V_{NO} \quad (\text{II.23})$$

Pour : $x = A, B$ et C .

Tel que les tensions simples V_{XO} , par rapport au point milieu O , sont données par la matrice suivante :

$$\begin{bmatrix} V_{AO} \\ V_{BO} \\ V_{CO} \end{bmatrix} = \begin{bmatrix} S_{11} & S_{41} \\ S_{12} & S_{42} \\ S_{13} & S_{43} \end{bmatrix} \begin{bmatrix} V_P \\ V_N \end{bmatrix} \quad (\text{II.24})$$

$$\text{Avec :} \quad \begin{cases} V_P = V_{DC}/2 \\ V_N = -V_{DC}/2 \end{cases} \quad (\text{II.25})$$

$$\text{Et :} \quad \begin{cases} V_{XO} = V_P & \text{Quand } S_{i1} = 1 \text{ et } S_{i4} = 0 \\ V_{XO} = 0 & \text{Quand } S_{i1} = 0 \text{ et } S_{i4} = 0 \\ V_{XO} = V_N & \text{Quand } S_{i1} = 0 \text{ et } S_{i4} = 1 \end{cases} \quad (\text{II.26})$$

Autrement, il suffit d'appliquer le système d'équation des tensions simple pour obtenir le vecteur d'espace V_{ref} (II.27) de différentes valeurs présentées dans le tableau II-4.

$$\begin{aligned} V_{\text{ref}} &= \frac{2}{3} (V_{An} + V_{Bn} e^{i2\pi/3} + V_{Cn} e^{-i2\pi/3}) \\ V_{\text{ref}} &= V_d + jV_q = mV_{\text{max}} e^{-i\theta} \end{aligned} \quad (\text{II.27})$$

Avec :

- V_d, V_q : les composantes du vecteur V_{ref} dans le plan de Park.
- m ($0 < m \leq 1$) : Taux de modulation.
- V_{max} : Amplitude maximale du vecteur V_{ref} .
- θ : Position angulaire du vecteur V_{ref} dans le plan dq.

Le vecteur V_{ref} peut être défini dans tous les cas possibles du convertisseur T-NPC. Ces cas, se présentent sous la forme de 27 vecteurs N^m (m et N sont le nombre de phase du convertisseur et le nombre de niveaux de la tension à générer respectivement) [47] **Figure II-26** et **Tableau II-3**.

Tableau II-3 : Vecteurs de sortie de l'onduleur T-NPC triphasé.

Etat des bras			Vecteur d'espace		
<i>A</i>	<i>B</i>	<i>C</i>	Vecteurs	V_{ref}	θ_{out}
P	<i>P</i>	<i>P</i>	V_0	0	0
O	<i>O</i>	<i>O</i>	V_0	0	0
N	<i>N</i>	<i>N</i>	V_0	0	0
P	<i>O</i>	<i>O</i>	V_1	$\frac{2V_{DC}}{3 \cdot 2}$	0
O	<i>N</i>	<i>N</i>			
P	<i>N</i>	<i>N</i>	V_2	$\frac{4V_{DC}}{3 \cdot 2}$	0
P	<i>O</i>	<i>N</i>	V_3	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$\frac{\pi}{6}$
P	<i>P</i>	<i>O</i>	V_4	$\frac{2V_{DC}}{3 \cdot 2}$	$\frac{\pi}{3}$
O	<i>O</i>	<i>N</i>			
P	<i>P</i>	<i>N</i>	V_5	$\frac{4V_{DC}}{3 \cdot 2}$	$\frac{\pi}{3}$
O	<i>P</i>	<i>N</i>	V_6	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$\frac{\pi}{2}$
O	<i>P</i>	<i>O</i>	V_7	$\frac{2V_{DC}}{3 \cdot 2}$	$\frac{2\pi}{3}$
N	<i>O</i>	<i>N</i>			
N	<i>P</i>	<i>N</i>	V_8	$\frac{4V_{DC}}{3 \cdot 2}$	$\frac{2\pi}{3}$
N	<i>P</i>	<i>O</i>	V_9	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$\frac{5\pi}{6}$
O	<i>P</i>	<i>P</i>	V_{10}	$\frac{2V_{DC}}{3 \cdot 2}$	π
N	<i>O</i>	<i>O</i>			
N	<i>P</i>	<i>P</i>	V_{11}	$\frac{4V_{DC}}{3 \cdot 2}$	π
N	<i>O</i>	<i>P</i>	V_{12}	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$-\frac{5\pi}{6}$
O	<i>O</i>	<i>P</i>	V_{13}	$\frac{2V_{DC}}{3 \cdot 2}$	$-\frac{2\pi}{3}$
N	<i>O</i>	<i>O</i>			
N	<i>N</i>	<i>P</i>	V_{14}	$\frac{4V_{DC}}{3 \cdot 2}$	$-\frac{2\pi}{3}$
O	<i>N</i>	<i>P</i>	V_{15}	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$-\frac{\pi}{2}$
P	<i>O</i>	<i>P</i>	V_{16}	$\frac{2V_{DC}}{3 \cdot 2}$	$-\frac{\pi}{3}$
O	<i>N</i>	<i>O</i>			
P	<i>N</i>	<i>P</i>	V_{17}	$\frac{4V_{DC}}{3 \cdot 2}$	$-\frac{\pi}{3}$
P	<i>N</i>	<i>O</i>	V_{18}	$\frac{2V_{DC}}{\sqrt{3} \cdot 2}$	$-\frac{\pi}{6}$

D'après le **Tableau II-4**, 18 vecteurs spatiaux de tension et 27 états de commutation de l'onduleur sont distingués et leur distribution forme deux hexagones comme le montre la **Figure II-26**. L'espace est divisé en six secteurs délimités par les grands vecteurs dont chacun abrite quatre régions : R_1, R_2, R_3 et R_4 [7].




Figure II-26 : Diagramme vectoriel de l'onduleur T-NPC triphasé.

Les vecteurs de tension sont divisés en quatre groupes : grand vecteur (*Large Vector LV*), moyen vecteur (*MV*), petit vecteur (*Small Vector SV*) et vecteur zéro (*Zero Vector ZV*).

Les amplitudes de ces derniers sont déterminées dans (II.28)[7]:

$$\begin{aligned}
 LV (V_2 - V_5 - V_8 - V_{11} - V_{14} - V_{17}) &= \frac{4}{3} V_{DC} \\
 MV (V_3 - V_6 - V_9 - V_{12} - V_{15} - V_{18}) &= \frac{2}{\sqrt{3}} V_{DC} \\
 SV (V_1 - V_4 - V_7 - V_{10} - V_{13} - V_{16}) &= \frac{2}{3} V_{DC} \\
 ZV (V_0) &= 0.
 \end{aligned}
 \tag{II.28}$$

b) Détermination du secteur de la tension de référence

La figure suivante **Figure (II.27)** met en évidence les six secteurs du diagramme vectorielle :




Figure II-27 : Secteurs et régions du diagramme vectoriel

Ces secteurs peuvent être déterminés de la façon suivante:

$$S = \begin{matrix} 1 & \text{si} & 0 \leq \theta < \pi/3 \\ 2 & \text{si} & \pi/3 \leq \theta < 2\pi/3 \\ 3 & \text{si} & 2\pi/3 \leq \theta < \pi \\ 4 & \text{si} & \pi \leq \theta < 4\pi/3 \\ 5 & \text{si} & 4\pi/3 \leq \theta < 5\pi/3 \\ 6 & \text{si} & 5\pi/3 \leq \theta < 2\pi \end{matrix} \quad (\text{II.29})$$

c) Détermination de la région

Ces régions sont représentées sous forme de triangles dont les têtes sont constituées par les extrémités des vecteurs. La modulation SVM dans ce cas, utilise trois vecteurs représentant les têtes de la région où se trouve le vecteur V_{ref} à synthétiser[70].

L'identification de cette région est liée à la projection du vecteur de référence m_n (II.31) sur chaque secteur (Figure II-28) obtenant ainsi, m_1 (II.32) et m_2 (II.33) comme suit :

$$R = \begin{matrix} 1 & \text{si } m_1 \text{ et } m_2 < 1/2 \text{ et } (m_1 + m_2) < 1/2 \\ 2 & \text{si } m_1 \text{ et } m_2 < 1/2 \text{ et } (m_1 + m_2) > 1/2 \\ 3 & \text{si } m_1 > 1/2 \\ 4 & \text{si } m_2 > 1/2 \end{matrix} \quad (\text{II.30})$$

Avec :

$$m_n = \frac{3|V_{ref}|}{V_{DC}} \quad (\text{II.31})$$

$$m_1 = m_n \left(\cos \theta_n - \frac{\sin \theta_n}{\sqrt{3}} \right) \quad (\text{II.32})$$

$$m_2 = 2m_n \frac{\sin \theta_n}{\sqrt{3}} \quad (\text{II.33})$$

La **Figure II-28** montre la disposition des 4 rejons ainsi que la projection du vecteur d'espace dans le 1^{er} secteur :




Figure II-28 : Projection du vecteur d'espace dans le 1^{er} secteur

d) Détermination du temps de commutation

Dans une période d'échantillonnage T_s , le vecteur d'espace V_{ref} se reconstitue à partir d'une moyenne temporelle des trois vecteurs de tensions qui forment la région où il se trouve (II.34), tel que :

$$V_{ref} = d_x V_x + d_y V_y + d_z V_z \quad (\text{II.34})$$

Avec :

$$\begin{cases} d_x = \frac{T_x}{T_s} \\ d_y = \frac{T_y}{T_s} \\ d_z = \frac{T_z}{T_s} \end{cases} \quad (II.35)$$

$$T_x + T_y + T_z = T_s \quad (II.36)$$

d_x, d_y et d_z : Les rapports cycliques des vecteurs V_x, V_y et V_z respectivement.

Le **tableau II-4** montre les expressions des rapports cycliques des vecteurs à appliquer selon la région [70].

Tableau II-4 : Les rapports cycliques des différentes régions.

	d_x	d_y	d_z
R_1	$2m_v \sin(\frac{\pi}{3} - \theta_{out})$	$1 - 2m_v \sin(\frac{\pi}{3} + \theta_{out})$	$2m_v \sin(\theta_{out})$
R_2	$1 - 2m_v \sin(\theta_{out})$	$-1 + 2m_v \sin(\frac{\pi}{3} + \theta_{out})$	$1 - 2m_v \sin(\frac{\pi}{3} - \theta_{out})$
R_3	$-1 + 2m_v \sin(\theta_{out})$	$2m_v \sin(\frac{\pi}{3} - \theta_{out})$	$2 - 2m_v \sin(\frac{\pi}{3} + \theta_{out})$
R_4	$2 - 2m_v \sin(\frac{\pi}{3} + \theta_{out})$	$2m_v \sin(\theta_{out})$	$-1 + 2m_v \sin(\frac{\pi}{3} - \theta_{out})$

m_v : le ratio de la tension de l'onduleur. Il est défini par [70] :

$$m_v = \frac{\sqrt{3} V_{ref}}{2 V_{DC}} = \frac{\sqrt{3}}{2} r \quad (II.37)$$

e) Détermination des séquences de commutation

Les durées d'application (T_x, T_y et T_z) de chaque vecteur (V_x, V_y et V_z) sont classées en ordre, en fonction de la région, dans le **tableau II-5** pour la 1^{ère} demi période $T_s/2$, et en ordre inverse pour l'autre demi période.

Tableau II-5 : Durées d'application des vecteurs selon la région[71].

Région	Demi période $T_s/2$						
R_1	$T_z/6$	$T_x/4$	$T_y/4$	$T_z/6$	$T_x/4$	$T_y/4$	$T_z/6$
R_2	$T_y/4$	$T_x/4$	$T_z/2$	$T_y/4$	$T_x/4$	$T_z/2$	$T_y/4$
R_3	$T_z/4$	$T_x/2$	$T_y/2$	$T_z/4$	$T_x/2$	$T_y/2$	$T_z/4$
R_4	$T_z/4$	$T_x/2$	$T_y/2$	$T_z/4$	$T_x/2$	$T_y/2$	$T_z/4$

f) Détermination des séquences des vecteurs

Les onduleurs à 3 niveaux ont certains états de commutation qui sont redondants, ce qui offre l'avantage de pouvoir minimiser le nombre de commutations pendant une période d'échantillonnage. Ceci, se réalise en changeant l'état d'un seul interrupteur à la fois pour optimiser au maximum le taux de distorsion harmonique THD [69].

Afin d'atteindre ce but, les étapes suivants sont à respecter [69]:

- Le choix du sens de rotation d'application des vecteurs, s'effectue dans chaque région et chaque secteur, en suivant les flèches indiquées dans la **Figure (II-29)**. Cela permet d'avoir une seule commutation lors du passage d'une région à une autre et d'un secteur à un autre.
- L'application des trois états dans un ordre donné pendant une demi période de modulation ensuite, dans l'ordre inverse pendant l'autre demi période (**Tableau II-6**) permettant ainsi, de garder le même vecteur pendant le passage d'une période à une autre dans la même région.




Figure II-29 : Sens d'application des vecteurs [69].

Le problème du déséquilibre des capacités peut être évité en divisant équitablement la durée d'application des vecteurs redondants, permettant ainsi, de diviser les pertes des interrupteurs correspondants.

Tableau II-6 : Séquences des états de l'onduleur T-NPC dans le secteur 1.


Secteur	R_1							R_2					R_3				R_4			
1	N	O	O	O	P	P	P	O	O	P	P	P	O	P	P	P	O	P	P	P
	N	N	O	O	O	P	P	N	O	O	O	P	N	N	O	O	O	O	P	P
	N	N	N	O	O	O	P	N	N	N	O	O	N	N	N	O	N	N	N	O

NB : L'ensemble des séquences des états est effectué pour tous les secteurs de l'onduleur T-NPC dans l'annexe A et les états de commutation des interrupteurs générés par les modules PWM des microcontrôleurs sont élaborés dans l'annexe B.


g) Simulation numérique de l'onduleur T-NPC

Les figures suivantes montrent la simulation de l'onduleur avec la MLI vectorielle avec la même charge et pour la même fréquence d'échantillonnage de 10 [kHz].


Pour $r = 0.8$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-30 : Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 0.8$, $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 2/\sqrt{3}$ et $m = 200$




(a)



(b)




(c)




(d)

Figure II-31: Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 2/\sqrt{3}$ et $m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.


Pour $r = 1.2$ et $m = 200$




(a)



(b)



(c)



(d)

Figure II-32 : Simulation de l'onduleur T-NPC 3N avec la technique MLI vectorielle pour $r = 1.2, m = 200$ (a) Tension de sortie (b) Spectre de la tension de sortie (c) Courant de sortie (d) Spectre du courant de sortie.




Figure II-33 : Courbe de réglage de la technique MLI vectorielle.




Figure II-34 : Variation du THD en fonction du taux de modulation r pour la technique MLI vectorielle.

h) Interprétation des résultats de simulation

En simulant avec un coefficient de réglage $r = 0.8$, la tension V_{An} prend neuf valeurs différentes: $(V_{DC}/3)$, $(V_{DC}/2)$, $(V_{DC}/3)$, $(V_{DC}/6)$, 0 , $(-V_{DC}/6)$, $(-V_{DC}/3)$, $(-V_{DC}/2)$, $(-2V_{DC}/3)$.

Le spectre harmonique des résultats montre un regroupement des harmoniques de la tension de sortie autour du rang 200, correspondant à la fréquence de commutation 10 [kHz] lequel regroupement, s'affaiblit avec l'éloignement du fondamentale.

Les allures de courant sont pratiquement des sinusoïdes avec un THD significativement plus bas que celui de la tension. Celui-ci, augmente légèrement avec l'augmentation du coefficient de réglage tout en restant $< 5\%$;

Les résultats obtenus révèlent que la tension de sortie présente beaucoup moins d'harmoniques pour un coefficient de réglage $r = \frac{2}{\sqrt{3}}$ que pour $r = 0.8$;

Pour $r > \frac{2}{\sqrt{3}}$ (sur - modulation), nous constatons l'apparition des harmoniques de faible rang dans les spectres fréquentiels du courant et de la tension ;

La courbe de réglage montre que le fondamental de la tension de sortie augmente linéairement avec l'augmentation de r jusqu'à $\frac{2}{\sqrt{3}}$, puis se sature au-delà de cette valeur et sort de l'hexagone délimité par les sommets des secteurs.

II.3.3 Comparaison entre les techniques de modulation

Le **tableau (II-7)** présente une comparaison entre les quatre techniques de modulation selon deux facteurs essentiels: l'utilisation du bus continu et le taux de distorsion harmonique THD.

Tableau II-7 : Comparaison entre les différentes techniques de modulation.

	MLI sinusoïdale (SPWM)	MLI avec injection de l'harmonique de rang 3 (THIPWM)	MLI vectorielle (SVPWM)	Pleine onde (Full wave)
Taux de distorsion harmonique (THD) de la tension	Bon	Très bon	Très bon	Moyen
THD du courant	Bon	Bon	Très bon	Moyen
Amplitude du fondamental	Moyen	Élevée	Élevée	Très élevée
Zone de dépendance linéaire	S'étend jusqu'à $r = 1$	S'étend jusqu'à $r = \frac{2}{\sqrt{3}}$	S'étend jusqu'à $r = \frac{2}{\sqrt{3}}$	
Algorithme	Simple	Simple	Complicé	Simple
Harmonique de faible rang	Repoussées au rang de la fréquence de commutation	Repoussées au rang de la fréquence de commutation	Repoussées au rang de la fréquence de commutation	Existent

Afin de bien percevoir la différence entre les trois techniques de modulation : MLI naturelle, MLI avec injection de l'harmonique de rang 3 ainsi que la MLI vectorielle, nous avons effectué une comparaison entre elles pour un indice de modulation $m = 200$ comme l'attestent les figures (II-35) et (II-36).

Par ailleurs, dans le but d'éclaircir la différence entre les schémas de modulation vu au niveau d'utilisation de la tension de source, nous avons accompagné le **Tableau (II-8)** par une figure explicative (II-37).




Figure II-35 : Comparaison entre les courbes de réglage des 3 techniques de modulation.




Figure II-36 : Comparaison entre les THD des 3 techniques de modulation.




Figure II-37 : Types de zones de fonctionnement pour les différentes stratégies de modulation.

A partir de la comparaison faite précédemment, plusieurs conclusions ont aboutis à ce qui suit :

- La zone de linéarité est la même pour les deux stratégies MLI avec injection de l'harmonique de rang 3 et la MLI vectorielle ;
- Les techniques de modulation MLI vectorielle et celle avec injection de l'harmonique de rang 3, sont les plus répandues car offrant les mêmes performances. Cependant, la stratégie SVPWM, s'avère plus adaptée pour un fonctionnement en régime transitoire avec une implémentation numérique [72].
- La SVPWM combine un meilleur contenu spectral (THD) et une utilisation maximale de la tension continue par rapport aux autres méthodes ;
- Les résultats de simulation et la **figure II-37** montrent que la plus grande valeur d'amplitude du fondamentale est obtenue par la commande pleine onde.

II.3.4 Problème d'équilibrage du point milieu du bus continu

Le problème d'équilibrage des tensions du bus continu est probable en pratique étant donné qu'il peut être causé soit, lors d'un déséquilibre des capacités ou des résistances de décharge [70] soit par plusieurs facteurs à savoir [5]:

- Déséquilibre des condensateurs à courant continu en raison des tolérances de fabrication ;
- Incohérence des caractéristiques des appareils de commutation ;
- Déséquilibre du fonctionnement du système triphasé ;
- Connexion des vecteurs moyens et petits au point neutre [5],[70].

Pour pallier à ce problème pertinent, différentes solutions ont été proposées dans [73][74].

CONCLUSION

Dans ce chapitre, nous avons abordé en premier lieu, la structure de l'onduleur T-NPC à 3-niveaux, son principe de fonctionnement ainsi que la modélisation de ce système, ce qui nous a permis de nous familiariser avec cette structure et la comprendre davantage.

Par la suite, nous avons entamé les différentes stratégies de modulation qui sont : la commande pleine onde, la technique MLI triangulo-sinusoïdale, la MLI avec injection de l'harmonique de rang 3 ainsi que la MLI vectorielle.

La commande pleine onde porte l'atout d'une utilisation maximale de la tension de la source alors que les techniques MLI, offrent l'avantage d'une part, d'obtenir une onde quasi sinusoïdale par la modulation de la tension de sortie et d'autre part, de repousser les harmoniques de cette tension vers des fréquences largement élevées facilitant leur filtrage.

Chacune de ces modulations a des avantages comme des inconvénients, chose qui nous a orientés à élaborer une comparaison entre elles.

Cette modélisation et stratégie des commandes de l'onduleur T-NPC nous conduit à conclure que la MLI vectorielle représente la méthode la plus efficace et la plus utilisée dans le cadre de la réduction des harmoniques et c'est pour cette raison qu'elle a été choisie comme la modulation à implémenter dans notre projet.

III

DIMENSIONNEMENT DE L'ONDULEUR T-NPC A 3 NIVEAUX

INTRODUCTION

Dans les convertisseurs statiques commandables, le processus de conversion de l'énergie électrique commence au moment où la commande éloignée pilote les dispositifs de commutation du convertisseur, selon une stratégie spécifique implémentée préliminairement au niveau de ce dernier [58].

Le microcontrôleur également appelé calculateur numérique, est considéré comme le cerveau du convertisseur, car il apporte de nombreux avantages sur l'analogique tels qu'une grande insensibilité aux parasites, une facilité de stockage de l'information et en plus, il est reconfigurable[75].

La pilotage des interrupteurs de puissance se fait par deux commandes : éloignée (STM32F4) et une autre, rapprochée représentant le driver qui assure en premier lieu l'isolation entre la commande et le circuit puissance et en second lieu, l'amplification des signaux de commande[76].

Le transfert d'énergie entre la source de tension et la charge s'effectue par l'intermédiaire du circuit puissance. En outre, le prototype à savoir l'onduleur T-NPC, est équipé essentiellement d'une partie mesure et protection qui sert à le protéger des différents défauts et à exécuter diverses mesures afin de garantir son bon fonctionnement [58].

Au niveau de ce chapitre, nous présentons les différentes parties constituant les convertisseurs statiques, présenté sur la **figure III-1**, partant de la commande éloignée jusqu'à la charge, en effectuant le dimensionnement qui s'impose.




Figure III-1 : Schéma synoptique du principe de commande d'un interrupteur de puissance [76]

IV.1 Présentation du prototype de l'onduleur T-NPC

L'onduleur T-NPC que nous allons conçu, est défini par les caractéristiques suivantes :

Tableau III-1 : Caractéristiques du prototype onduleur à structure T-NPC 3N.

Grandeurs	Valeurs
La puissance transférée P	5 [kW]
Tension d'alimentation V_{DC}	600 [V]
Courant nominal I_n	7.73 [A]
Tension efficace de sortie (Etoile) V_S	220 / 380 [V]
Fréquence de découpage f_S	5 – 10 [kHz]
Taux d'ondulation de la tension d'entrée maximale ΔV_S	5%

IV.2 Partie commande

Cette partie est assurée par le microcontrôleur qui représente dans notre cas la carte STM32F4-Discovery combinant à la fois puissance et accessibilité. Elle permet la lecture des signaux de mesure, le calcul et la génération des signaux de commande du convertisseur avec une grande capacité selon l'architecture de la carte[75], en relation avec la stratégie de modulation qui a été implémentée à son niveau.

IV.2.1 Introduction sur la carte STM 32 F4 -Discovery

La famille des microcontrôleurs STM32, basée sur le noyau ARM CortexM3, fournit une base pour la construction d'une vaste gamme de systèmes embarqués, allant de simples d'ongles alimentés par batterie, à des systèmes en temps réel complexes tels que les pilotes automatiques d'hélicoptères [77].




Figure III-2: Carte STM32F4-Discovery.

Cette famille de composants comprend des dizaines de configurations distinctes offrant un large choix de tailles de mémoire, de périphériques, de performances et de puissance [77]. Elle présente également d'autres avantages [69], nous citons :

- Elle dispose d'une fréquence élevée atteignant 168 [MHz] permettant d'aller aux fréquences de commutations élevées ;
- Elle abrite 14 Timers capables de générer un nombre suffisant de signaux PWMs pour le pilotage des convertisseurs ;
- Elle contient 3 ADCs caractérisés par une bonne résolution, permettant d'avoir une bonne qualité de conversion analogique numérique ;
- Elle est performante et peut être acquise à petit prix. Donc, du point de vue rapport qualité/prix, elle est avantageuse ;
- Elle est simple à programmer avec la ST-Link et peut être programmée avec plusieurs langages à l'instar de C, C++, Java ainsi que plusieurs IDE dont certains sont gratuits ;
- Elle permet la programmation de l'ensemble des membres de la famille STM32 quand un seul est programmé.[77].

La série STM32F4 est la plus répandue des unités microcontrôleurs basées sur Cortex-M4F dans le segment des hautes performances [75].

IV.2.2 Interruptions

Une interruption représente un événement asynchrone qui provoque l'arrêt de l'exécution du code en cours sur une base prioritaire [75]. Le processeur passe de l'exécution du programme d'application à un gestionnaire d'interruption spécial. Une fois que le gestionnaire d'interruption termine sa tâche, le processeur reprend l'exécution du programme d'application [77] à l'aide d'une instruction de retour d'interruption [69]. Les processeurs Cortex-M fournissent une unité dédiée à la gestion des interruptions. Celle-ci est appelée « contrôleur d'interruptions virtuelles imbriquées (NVIC) » [75].




Figure III-3 : Relation entre le contrôleur NVIC, le noyau Cortex M et les périphériques de STM32 [75].

La hiérarchisation des interruptions est possible grâce à l'architecture ARM Cortex-M. Nous distinguons deux parties [69]:

- **Groupe de priorité** : Détermine si une interruption peut couper une interruption courante.
- **Sous-priorité** : Détermine l'interruption qui s'exécutera en premier quand deux interruptions du même groupe arrivent en même temps.

IV.2.3 Convertisseur analogique numérique CAN (*Analogique Digital Converter ADC*)

La carte STM32F4-Discovery est dotée de 3 convertisseurs analogiques-numériques à approximation successives [78]. Ils sont intégrés dans cette carte et sont considérés comme étant d'une technologie des plus avancée (**Figure III-4**)[75]. Chacun est capable de convertir avec une précision maximale de 12bits[75] en 3 étapes principaux[69] :

- La mesure des signaux provenant de 16 sources externes (les PIN d'E/S), de deux sources internes (la mesure de la température et de la puissance de la puce) et du canal V_{BAT} (Pour les lignes de référence de la puce) grâce aux 19 canaux multiplexés que possède le CAN.
- La conversion A/N des canaux peut s'effectuer en différents modes à partir duquel le résultat sera stocké dans un registre de données à 16 bits.
- A la fin de chaque conversion (EOC : *End Of Conversion*), un flag est élevé. Celui-ci, peut être utilisé pour exécuter d'autres tâches nécessitant le résultat de cette conversion.




Figure III-4 : Bloc diagramme du CAN [2].

Il est possible d'effectuer des conversions plus rapides en réduisant la résolution du CAN. En effet, Le temps d'échantillonnage est défini par l'addition d'un nombre fixe de cycles (généralement 3) avec un nombre variable de cycles qui dépend de la résolution du convertisseur analogique numérique. Le temps de conversion minimum pour une résolution est déterminé comme suit [75] :

$$12 \text{ bits} : 3 + (\sim 12) = 15 \text{ Cycles ADCCLK} \tag{III.1}$$

IV.2.4 Timers

Un Timer est un compteur qui incrémente ou décrémente un registre à chaque front appliqué sur sa ligne d'entrée CLK (horloge), afin d'introduire des délais ou des temporisations voire même, d'autres fonctionnalités. Les microcontrôleurs tels que le STM32, utilisent des Timers pour[78]:

- La génération des signaux de différentes fréquences ;
- La génération des sorties à modulation de largeur d'impulsion (PWM) ;
- La mesure des impulsions d'entrée et le déclenchement des événements à fréquences ou délais connus.




Figure III-5 : Schéma simplifié des Timers avancés [69][78].

Lorsque le compteur dépasse la valeur maximale qu'il peut contenir (par exemple : 256 pour un compteur 8 bits), un drapeau (flag) se lève[69]. Ce dernier a pour but d'indiquer au programme que le compteur a débordé, c'est à dire qu'il a " fini" son comptage.

Le **tableau(III-2)** suivant, présente la classification des 14 Timers inclus dans La carte STM32F4-Discovery selon leurs types [78] :

Tableau III-2 : Types de Timers inclus dans la STM32.

Type du Timer	Timer	Type de comptage	Générateur de demande DMA	Canaux Capture/Compare	Sorties complémentaires	Horloge Max du Timer (MHz)
Avancé	TIM1 TIM8	Up/Down	Oui	4	Oui	168
Usage général	TIM2 TIM5	Up/Down	Oui	4	Non	84
	TIM3 TIM4	Up/Down	Oui	4	Non	84
	TIM9	Up	Non	2	Non	168
	TIM10 TIM11	Up	Non	1	Non	168
	TIM12	Up	Non	2	Non	84
	TIM13 TIM14	Up	Non	1	Non	84
Basic	TIM6 TIM7	Up	Oui	0	Non	84

Le Timer avancé se constitue de 4 unités principales (**Figure III-5**) et qui sont les suivantes :

IV.2.4.1 Unité maitre/ esclave (*Master/Slave*)

Le Timer maître peut à la fois fournir la source d'horloge à l'unité de base du temps (et donc agir comme un prescaler de premier ordre) ou déclencher le Timer esclave [75].

Une fois qu'un Timer fonctionne en mode maître, il devient capable d'alimenter, de réinitialiser, de démarrer, d'arrêter ou de synchroniser le compteur d'un autre Timer configuré en mode esclave [75]. Ces actions se font via une ligne de sortie dédiée, appelée « *Trigger Output*TRGO », connectée aux lignes internes correspondantes et dont l'appellation est : « *Internal trigger inputs* : ITR₀, ITR₁, ITR₂ et ITR₃ » [75].

Les Timers sont reliés entre eux en interne, selon 3 modes de synchronisation, nous citons [75]:

a) Mode déclencheur externe

Les Timers sont synchronisés par un signal provenant d'une broche externe comme l'indique la figure suivante :




Figure III-6 : Synchronisation des Timers en mode déclencheur externe [75].

b) Mode cascade

Le Timer 2 (intermédiaire) joue le rôle d'esclave pour le Timer 1 et de maître pour le Timer 5 (Figure III-7).




Figure III-7 : Synchronisation des Timers en mode cascade [75].

c) Mode parallèle

Tous les Timers esclaves sont synchronisés par le même maître (Figure III-8).




Figure III-8 : Synchronisation des Timers en mode parallèle[75].

IV.2.4.2 Unité de base de temps

Le bloc principal de cette unité est un compteur de 16 ou 32 bits avec son registre de rechargement automatique associé (**TIMx_ARR** : où x représente le numéro du Timer). Cette unité comporte [69]:

a) Registre de comptage (TIMx_CNT)

Responsable du comptage qui s'effectue en trois modes (**Figure III-9**) :

- **Mode UP (*Edge – Aligned*)**

Dans ce mode, le compteur compte de "0" jusqu'à la valeur définie dans le registre TIMx_ARR et recommence le comptage de "0", générant de ce fait, un évènement d'*overflow* (*Update Event – UEV*).

- **Mode DOWN (*Edge – Aligned*)**

Le compteur décrémente la valeur seuil (TIMx_ARR) jusqu'à "0" puis, recommence le comptage, si la répétition est activée (TIMx_RCR).

- **Mode UP/DOWN (*Center – Aligned*)**

Le comptage dans ce mode démarre de "0" jusqu'à la valeur définie dans le registre TIMx_ARR en générant un événement d'*overflow* puis, décompte jusqu'à "1" et déclenche un événement d'*underflow*. Après ça, le compteur recommence le comptage à partir de "0".




Figure III-9 : Différents modes de comptage[78].

b) Registre prescaler (TIMx_PSC)

C'est un pré-diviseur du compteur, il permet la division de l'horloge de référence.

c) Registre de rechargement automatique (TIMx_ARR)

Représente la période de comptage. Il est responsable sur la recharge des modes de comptage du $TIMx - CNT$.

- La période de comptage pour les deux modes *Up* et *Down* est calculée comme-suit :

$$ARR = \frac{\text{System Core Clock}}{(PSC + 1)f_e} - 1 \quad (\text{III.2})$$

- Pour le mode *Up/Down* elle est calculée par l'équation suivante :

$$ARR = \frac{\text{System Core Clock}}{2(PSC + 1)f_e} \quad (\text{III.3})$$

Avec :

SystemCoreClock : l'horloge principale du Timer.

f_e : la fréquence de *OCyREF* (signal de référence tel que y représente le numéro du canal) désirée.

d) Registre de répétition de comptage (TIMx_RCR)

Il est utilisé pour la répétition des événements qui existe seulement dans les Timers avancés.

IV.2.4.3 Unité de canaux de temporisation

Un canal temporisé, mappé à une broche de microcontrôleur STM32, peut être utilisé en entrée comme en sortie [78]. Le mode sortie (*Output mode*) est celui adopté pour notre étude.

a) Mode de sortie

Lorsqu'il est configuré en tant que sortie, le canal de temporisation est utilisé pour générer un ensemble de formes d'onde désirées. Un Timer avancé peut générer deux signaux complémentaires (TIMx_CHy et TIMx_CHyN) [69].

b) Mode PWM

Le Timer est capable de générer un signal PWM avec une fréquence et un rapport cyclique déterminés par la valeur du registre respectivement TIMx_ARR et TIMx_CCRy (**Figure III-9**). Le rapport cyclique est trouvé en appliquant les relations suivantes [3][2]:

- Pour le mode de comptage : *UP* ou *DOWN*

$$CCR = \text{duty cycle} (ARR + 1) \quad (\text{III.4})$$

- Pour le mode de comptage : *UP/DOWN*

$$CCR = \text{duty cycle} (ARR) \quad (\text{III.5})$$

L'unité de canaux de temporisation abrite deux modes :

- **PWMmode1(Active to inactive)**

En comptage, le canal (*OCyREF*) est actif tant que $CNT < CCRy$, sinon il est inactif. En décomptage, le canal est inactif tant que $CNT > CCRy$, sinon il est actif.

- **PWMmode2(Inactive to active)**

En comptage, le canal est inactif tant que $CNT < CCRy$, sinon il est actif. En décomptage, le canal est actif tant que $CNT > CCRy$, sinon il est inactif.

c) Génération du temps mort

Le temps mort est calculé de la façon suivante [78] :

$$\text{Temps mort} = \frac{\text{Deadtime}}{\text{Système Core Clock}} \quad (\text{III.6})$$

Avec :

SystemCoreClock : L'horloge principale du Timer.

Exemple : Pour la génération d'un temps mort de 2[us] avec une fréquence de $\text{SystemCoreClock} = 168 \text{ [MHz]}$, la valeur du *DeadTime* est de 336.




Figure III-10 : Génération du temps mort.

d) Polarité (CCyP)

Pour la configuration d'une sortie en mode PWM, la dernière étape consiste à spécifier la polarité de la broche de sortie : *High* (Haut) ou bien *Low* (Bas) C'est-à-dire, la sortie du comparateur OC_{1REF} est mise au niveau haut, lorsque $TIMx_CNT < TIMx_CCR1$ et au niveau bas, dans le cas contraire (signal $OC1$) [69] (**Figure III-11**).




Figure III-11 : Signal de sortie « Output Compare OC1 » [78].

IV.2.4.4 Unité de fonction de coupure (Break feature unit)

La fonction Break est généralement utilisée pour implémenter la fonction d'arrêt sécurisée dans les onduleurs électriques, à proximité des anomalies. Elle n'est intégrée que par les Timers avancés [75].

IV.2.5 Implémentation de la SVM sur la carte STM32F4-Discovery

Le pilotage de l'onduleur T-NPC à 3 niveaux par la carte de développement STM32F4-Discovery est essentiellement réalisé par :

- Des Timers avancés dont chacun génère 3 signaux avec leur complément ; l'onduleur T-NPC exige ainsi, 2 timers avancés (TIM1 et TIM8) ;
- Un Timer d'usage général (TIM2) configuré comme maître, utilisé pour la synchronisation des timers TIM1 et TIM8 (configurés autant qu'esclaves) en annulant le décalage temporel trouvé par défaut entre eux dans le microcontrôleur.

La génération du code correspondant à la commande de l'onduleur T-NPC à 3N, requiert tout d'abord la configuration du système d'horloge qui présente une étape indispensable ensuite, nous entamerons la programmation :

main.c

- Activation de l'horloge *AHB1* pour les *GPIOx* et *APB1*, *APB2* pour les timers à utilisés.
- Configuration des broches de sortie générant les signaux PWM en mode AF (*Alternate Function*)
- Connexion des *GPIOx* avec les timers qui convient ;
- Configuration des timers TIM1, TIM8 et TIM2 :
 - Configuration de l'unité Base de temps : Prescaler, la période de comptage *ARR* ($f_s=10\text{kHz}$), mode de compteur puis initialisation des Timers.
 - Configuration de l'unité Maître/Esclave : Activer le timer 2 en tant que maître avec sortie TRGO, et les timer 1 et 8 comme esclave en spécifiant le bon *Internal trigger inputs ITR1* ;
 - Configuration des canaux de temporisation : mode de sortie (*Output*), mode de comptage, mode PWM et la polarité (*High* ou *Low*) ;
- Configuration du mode PWM en *Center_Aligned1* ;
- Configuration d'interruption (TIM1_UP_TIM10_IRQn) : générer une interruption au début de chaque période de commutation, la priorité et la supériorité sont configurées par défaut, lors de l'utilisation d'une seule interruption ;
- Génération du temps mort « *Deadtime* » ;
- Déclenchement des timers par l'instruction « *cmd* ».

TIM1_UP_TIM10_IRQHandler

Au programme d'interruption, nous procédons au codage de tout l'algorithme de la technique SVPWM (détaillé en chapitre II) à 3 niveaux.

La programmation de l'instruction, sollicite l'utilisation de deux registres des timers avancés :

- *Registre saisir/comparer activer (TIMx_CCER)* : sert à configurer les chaînes de sorties « OCx » (activation, complémentarité et polarité) ;
- *Registre saisir/comparer (TIMx_CCR)* : utilisé pour la détermination des rapports cycliques.

Lors de la génération d'une interruption, un flag (drapeau) apparaît. Ce dernier est utilisé pour donner l'ordre au processeur d'exécuter la génération des rapports cycliques dans *l'IRQHandler*.

N.B : Le code généré est basé sur la structure du microcontrôleur, les fichiers utilisés pour l'élaboration du code seront présentés dans l'annexe.

IV.3 Partie interface puissance-commande

La partie interface-puissance, connue également par la commande rapproché, est indispensable pour le contrôle des changements d'état de l'interrupteur étant donné qu'elle assure les trois fonctions essentielles suivantes [70] :

- L'isolation entre la partie commande et la partie puissance.
- L'amplification des signaux de commande de sorte à les adapter aux interrupteurs tout en assurant l'isolation des masses.
- La création analogique d'un temps mort à l'ouverture des IGBTs.

IV.3.1 Circuit de l'optocoupleur driver

L'optocoupleur offre une isolation galvanique entre deux circuits électroniques, l'un sert de commande et l'autre constitue la partie puissance pilotée. Il est doté d'un LED et d'un photorécepteur. Lorsque le signal électrique à isoler passe par le LED, il se convertit en une lumière infrarouge. Celle-ci est émise optiquement vers le photorécepteur qui devient passant [79].

Il est à noter que l'isolation optique est très favorisée en raison de sa fonction de protection contre les interférences magnétiques entre la partie commande et la partie puissance [79].



Figure III-12 : Circuit intégré Optocoupleur - Driver HCPL-3120 [6].

Afin d'exciter les gâchettes des IGBTs, nécessitant en général des tensions entre 10 et 20 [V] et leur conférer une bonne dynamique à l'ouverture et à la fermeture afin de réduire les pertes par commutation, le driver assure l'amplification des signaux de commande et leur adaptation au convertisseur, étant donné que le circuit de commande ne génère que des tensions allant de 3.5 à 5 [V]. Il assure aussi, la génération d'un pic de courant de 2 [A] pour que l'amorçage des IGBTs ne soit pas retarder [70].

Le HCPL-3120 combine les deux composants : l'optocoupleur et le driver (**Figure III-12**). Grâce à sa valeur de courant élevée, ce composant est largement utilisé dans les applications nécessitant des IGBTs, ayant la particularité d'absorber des valeurs de courant sensibles à la mise en conduction de manière à charger la capacité d'entrée [79].




Figure III-13 : Branchement de l'optocoupleur driver HCPL-3120 [6].

La résistance R_{in} est d'une valeur de 220 [Ω], elle est mise en série à l'entrée de l'optocoupleur en vue de protéger le LED contre les surintensités qui pourraient se produire.

La résistance de grille R_g est nécessaire pour l'ajustement de la vitesse de commutation du dispositif et pour la limitation du courant transitoire de la grille, mais augmente les pertes par commutations [5]. Cette résistance est prise du datasheet d'une valeur égale à 15 [Ω] et à 10 [Ω] pour les IGBTs du point milieu (K_2 et K_3) et ceux de la branche (K_1 et K_4) respectivement.

Dans le but d'empêcher les problèmes liés à la masse, dans le cas de l'onduleur T-NPC, les interrupteurs supérieurs à l'instar des interrupteurs du milieu, sont alimentés séparément étant donné que les masses qui leurs correspondent sont différentes, alors que les interrupteurs inférieurs sont alimentés en commun grâce à leurs masses communes.

Cependant, le nombre d'alimentation nécessaire pour le pilotage de cet onduleur dépend du montage des IGBTs du point milieu. Par exemple, le montage à émetteur commun requiert 5 différentes alimentations, tandis que le montage en collecteur commun nécessite 7 différentes alimentations isolées.

Pour notre circuit, nous avons utilisé le second montage de façon à éviter toute instabilité de la masse.

IV.3.2 Circuit d'alimentation stabilisée

Ce circuit est conçu afin d'alimenter les circuits de commande qui exigent une tension stable et constante dans le temps (**Figure III-14**).




Figure III-14 : Circuit d'alimentation stabilisé [70].

Ce circuit d'alimentation se constitue d'un :

IV.3.2.1 Transformateur

C'est un transformateur abaisseur $(230/2 \times 18)[V]$, $50 [Hz]$ de **PulseType EI38/13.6**, avec un courant secondaire de $89 [mA]$.

IV.3.2.2 Redresseur simple alternance

Pour assurer la conversion AC/DC permettant d'obtenir la tension continue nécessaire à l'alimentation des circuits intégrés utilisés. Le circuit d'alimentation est muni d'un redresseur mono-alternance avec une diode de type 1N4007.

La diode de redressement choisie, supporte jusqu'à $V_{R(RMS)} = 700[V]$ comme tension inverse et un courant direct de $1[A]$.

IV.3.2.3 Filtre capacitif

Pour avoir une tension V_r lisse à la sortie du redresseur, nous optons pour :

- Une ondulation de V_r égal à $\Delta V_r = 1\%$;
- Une période $\Delta t = 1/(2f)$ entre deux recharges ;
- Un courant de repos du régulateur de tension $I_q = 8.5mA$;

Sachant que :

$$C_1 = \frac{I_q \cdot \Delta t}{\Delta V} \quad (\text{III.7})$$

Et donc :

$$C_1 \geq 436 \mu F$$

Il est à rappeler que le redresseur simple alternance fournit une tension moyenne vaut $V_{entree}/2$. Donc, hormis la fonction du filtrage du condensateur C_1 , il alimente le régulateur par la tension nécessaire en fournissant une valeur de tension qui doit être absolument rajoutée.

IV.3.2.4 Condensateur de découplage C_3

Les condensateurs électrolytiques ne sont pas adaptés au filtrage des hautes fréquences. Néanmoins, la mise en parallèle d'un condensateur de découplage, dans certaines alimentations, filtre les parasites hautes fréquences que le condensateur C_1 est incapable de retenir leur passage[80].

Le dimensionnement de ce condensateur se fait à partir du condensateur de filtrage C_1 par la relation (III.8) [81] :

$$C_3 \leq \frac{1}{100} C_1 \quad (\text{III.8})$$

IV.3.2.5 Resistance R_1

C'est une résistance de grande valeur branchée en parallèle avec le filtre. Elle permet l'auto décharge du condensateur chargé.

IV.3.2.6 Régulateur de tension

Ce circuit d'alimentation qui est équipé d'un régulateur de tension, peut garantir une tension stable dans le temps.

Le régulateur de tension LM7815 est alimenté par une tension $17.7 V \leq V_{IN} \leq 30 V$ avec un courant de repos $I_q = 8.5 mA$ à l'égard de débiter une tension $V_o = 15 [V]$ [82].

Le condensateur C_2 est un condensateur d'antiparasitage servant à améliorer la réponse transitoire. Il vaut $0.1 \mu F$ [82].

Pour l'alimentation des circuits intégrés nécessitant une tension de $5 V$, nous avons opté pour le régulateur de tension LM7805CV.

IV.3.3 Création du temps mort par voie analogique

Ce paramètre est primordial pour la commutation des interrupteurs. Il permet d'éviter les problèmes de court-circuit liés au temps d'ouverture et de fermeture des interrupteurs, vu que les IGBTs ont un temps d'amorçage très inférieur au temps de blocage et que les cellules de commutation sont complémentaires [5].

La génération du temps mort s'effectue soit numériquement dans le microcontrôleur, soit analogiquement grâce à un circuit RDC (**Figure III-15**) en créant un retard au niveau du front montant des signaux de commande et en laissant le front descendant tel qu'il est. L'insertion d'une diode D_1 , en parallèle à la résistance R_1 , permet la décharge de la capacité en un temps epsilon ε afin de ne pas ralentir, voire même retarder, le front descendant à travers le circuit RDC[83].

Le signal analogique va être transformé ensuite en un signal numérique utile, en passant par les deux portes logiques inverseuses de type 74HC04 mises en série (**Figure III-15**).

La figure ci-dessous montre le circuit responsable à la création du temps mort.




Figure III-15 : Circuit de génération du temps mort [83].

Le temps d'anti-chevauchement t_d ou autrement dit, le temps de retard à l'amorçage qui permet de créer un décalage entre les commandes des interrupteurs complémentaires ($K_1 = \overline{K_3}$ et $K_2 = \overline{K_4}$), est déduit par la relation (III.9). Cependant, il doit être supérieur au temps de fermeture du transistor comme le montre la relation (III.10) [83].

$$t_d \approx RC \quad (\text{III.9})$$

Et :

$$t_d > 2 \sup(t_{d(on)}, t_{d(off)}) \quad (\text{III.10})$$

Pour notre étude, nous avons choisi des IGBTs de type :

- *Semikron SKM100GB128D*, avec un temps d'amorçage $t_{d(on)} = 173$ [ns] et de blocage $t_{d(off)} = 400$ [ns].
- *Infineon IKW30N60T*, avec un temps d'amorçage $t_{d(on)} = 28$ [ns] et de blocage $t_{d(off)} = 360$ [ns].

En se basant sur la relation (III.10), le temps de retard à l'amorçage choisi pour notre onduleur est $t_d = 1$ [μs].

La valeur de la capacité calculée par la relation (III.9) est de 1 [nF], étant donné que le courant circulant dans ce circuit est très faible, la résistance est d'une valeur de 1 [kΩ].

La diode de roue libre utilisée est de type 1N4148 (100 [V], 200 [mA]), elle présente l'avantage d'une commutation rapide et d'un faible coût.

IV.4 Partie puissance

Le convertisseur est un circuit électronique, formé généralement par des dispositifs semi-conducteurs de haute puissance ainsi que par des éléments de stockage d'énergie. Ceux-ci, permettent la conversion de l'énergie électrique de la source, en une forme appropriée prête à être accueillie par la charge [58].

Le développement de l'électronique de puissance est étroitement lié à la mise au point de dispositifs à semi-conducteurs qui sont de plus en plus performant, tels que les IGBTs [58]. Ces derniers sont privilégiés dans notre prototype, car ils se caractérisent par [5] :

- Un courant de collecteur pouvant être contrôlé par la tension de grille et constitue ainsi, un moyen efficace et fiable de protection contre les courts-circuits, de contrôle actif du dv/dt et de la surtension à la coupure.
- La possibilité d'être activé avec une tension de grille de +15 [V] et désactivé lorsqu'elle est nulle.
- Un besoin en courant de grille de pointe de quelques ampères pendant uniquement les transitoires de commutation, en raison de leur capacité « grille-émetteur ». Donc, il est inutile de leur fournir un courant de grille quand ils sont complètement allumés ou éteints.




Figure III-16 : Caractéristiques du transistor IGBT.

Cette partie englobe aussi :

IV.4.1 Pont à diodes

C'est un redresseur triphasé à base de diodes de type **SKD 51/12** (Figure III-17). Il est capable de supporter une tension maximale de 1200[V] et un courant nominal de 50 [A] à $T=127^{\circ}\text{C}$ [84].

Nous avons utilisé ce module afin d'obtenir un convertisseur $AC - DC - AC$ en le raccordant avec l'entrée de l'onduleur T-NPC.




Figure III-17 : Module redresseur de type SKD 15/12.

IV.4.2 Bus continu

Le bus continu est constitué de deux condensateurs en série, chacun est mis en parallèle avec une résistances d'équilibrage comme le montre la figure ci-dessous.




Figure III-18 : Bus continu de l'onduleur à structure T-NPC 3N.

IV.4.2.1 Condensateurs de filtrage

Le choix de la capacité du condensateur est effectué selon [85]:

- Les propriétés spectrales du filtre ;
- La qualité de filtrage désirée ;
- Le courant efficace admissible qui représente un paramètre principal, dans le dimensionnement de la technologie électrolytique ;

Hormis les facteurs cités ci-dessus, il existe un autre point majeur qui mérite d'être pris en considération à savoir, la température. Effectivement, la charge et la décharge de ce composant provoque son échauffement et c'est ce qui mène à une dégradation de sa durée de vie.

Le dimensionnement d'un condensateur du bus continu consiste, à déterminer le courant parcouru par ce dernier en fonction du courant efficace de l'onduleur T-NPC [85] (**Figure III-18**)

$$I_{CHF} = \sqrt{\frac{MI_n^2}{2\pi} \left(2 + \frac{2}{3} \cos 2\varphi\right) - \frac{(I_n M)^2}{4} \cos^2 \varphi} \quad (\text{III.11})$$

Sachant que [86]:

$$M = \frac{\sqrt{2} V_{rms}}{\sqrt{3} \frac{V_{DC}}{2}} \quad (\text{III.12})$$

Et : I_{CHF} : la composante haute fréquence du courant efficace du condensateur.

I_n : le courant efficace de l'onduleur.

V_{rms} : La tension efficace de sortie.

M : indice de modulation.

Pour : $M = 0.6$ et $\varphi = 0$

$$\rightarrow I_{CHF} = 3.08 \text{ A}$$

La détermination de la valeur minimale d'un seul condensateur C ($C = C_1 = C_2$) est déterminée par l'équation suivante[87] :

$$C_{min} = \frac{I_{CHF}}{2\pi\Delta V f_s} \quad (\text{III.13})$$

Pour ΔV_S maximale = 5%, On obtient : $C \geq 286 \mu F$.

IV.4.2.2 Résistances d'équilibrage

L'ajout d'une résistance en parallèle de chaque condensateur de filtrage d'un $\frac{1}{10} R_{\text{fuite}}$ (**Figure III-18**) impose la répartition des tensions lors de la mise en série des condensateurs, c'est-à-dire l'équilibre du point milieu. De plus, ces résistances assurent la décharge des condensateurs dans le cas d'un arrêt prolongé de l'onduleur[85].

La valeur de la résistance d'équilibrage est de 10 % de R_{DC} dont, la résistance interne du condensateur est calculée par l'équation [88] (**III.14**).

$$R_{DC} = \frac{V_{DC}}{I_f} = \frac{300}{1.8} = 167\Omega \quad (\text{III.14})$$

Avec : I_f : le courant de fuite du condensateur en mA ;

IV.4.3 Onduleur T-NPC à 3 Niveaux

Le convertisseur T-NPC triphasé dispose de 12 interrupteurs au total dont, trois modules horizontaux et six IGBTs pour le point milieu (Chaque module est associé à 2 IGBTs du point milieu) :

IV.4.3.1 Module IGBT

La tension inverse supportée par chaque interrupteur est égale à la tension totale du bus continu (**III.15**)

$$V_{CE} = V_{DC} = 600 [V] \quad (\text{III.15})$$

En ce qui concerne la valeur du courant I_C , il suffit d'appliquer la relation suivante :

$$I_C = \frac{P}{V_{DC}} = \frac{5 \cdot 10^3}{600} = 16.7 [A] \quad (\text{III.16})$$

D'après le dimensionnement, nous avons opté pour le module **Semikron SKM 100GB128D**. Il est doté de deux IGBTs intégrant des diodes en antiparallèle qui sont réalisés en série afin d'effectuer le montage présenté sur la **Figure (III-19)**. Chaque

interrupteur de ce module est capable de supporter une tension maximale continue de 1200[V] et un courant nominal de 100[A][89].




Figure III-19 : Module IGBT de type SKM100GB128D.

IV.4.3.2 IGBTs du point milieu

Les IGBTs du point milieu de l'onduleur T-NPC, supportent une tension inverse de $V_{DC}/2$. Ce qui fait que chaque interrupteur ne supporte que $V_{DC}/4$.

$$V_{CE} = V_{DC}/4 = 150 [V] \tag{III.17}$$

Le courant supporté par les interrupteurs du point milieu est de $I_C = 16.7[A]$.

Nous avons adopté, pour les interrupteurs du point milieu, des IGBTs de type **Infineon IKW30N60T** pouvant supporter jusqu'à 600 [V] avec un courant de 30 [A][90].





Figure III-20 : Module IGBT de type Infineon IKW30N60T [14].

IV.4.3.3 Radiateur

Il est primordial, de dissiper la chaleur due aux pertes par commutation et par conduction dans les composants semi-conducteurs, sachant que cette élévation de température constitue, dans la majorité des cas, la cause principale de l'endommagement des composants donc, celui de l'onduleur. Pour cela, chaque interrupteur est muni d'un radiateur qui lui correspond [79].

Dans notre cas, Les radiateurs utilisés sont **Aavid Thermalloy 6399B** et le radiateur en plaque. Le premier est destiné pour les IGBTs du point milieu et le second pour les modules *SKM 100GB128D* et *SKD 51/12* (Figure III-21).



(a)



(b)

Figure III-21 : Radiateurs utilisés dans la réalisation du prototype,
(a) Aavid Thermalloy 6399B ,(b) radiateur en plaque.

IV.4.4 Filtre de sortie de l'onduleur T-NPC 3N

Le filtre passe-bas LC est capable d'atténuer la plupart des harmoniques de haute fréquence au niveau de la tension de sortie, avec une fréquence de coupure f_c déterminée par [91] :

$$f_c = \frac{1}{2\pi} \frac{1}{\sqrt{LC}} \quad (\text{III.18})$$

Dans le but de minimiser le THD , pour des charges linéaires ou non linéaires, l'impédance de sortie de l'onduleur doit être réduite au minimum. Par conséquent, la capacité doit être maximisée et l'inductance minimisée lors de la spécification de la fréquence de coupure de manière à : réduire le coût global, le poids, le volume et la puissance réactive [91].

En s'appuyant sur la relation (III.18) et (III.19), nous calculons la valeur de l'inductance ainsi que celle de la capacité à utiliser :

$$L = \frac{1}{8} \frac{V_{DC}}{\Delta I_L f_s} \tag{III.19}$$

Pour $f_c = 5$ [kHz], Nous fixons $L = 500$ [μH] et nous trouvons la capacité $C = 2$ [μF].

La figure suivante expose l'emplacement du filtre de sortie LC avec l'onduleur T-NPC :




Figure III-22 : Onduleur T-NPC muni d'un filtre LC.

IV.5 Partie mesure et protection

Dans le but d'assurer le bon fonctionnement du convertisseur, une panoplie de protection et une procédure de mesure doit être prise en compte.

IV.5.1 Mesure du courant

Le capteur à effet Hall se présente comme une source de courant commandée par le courant à mesurer. Dans le cas du LEM LA55 – P, le courant secondaire est proportionnel au courant primaire avec un rapport de 1/1000. Le signal de courant est converti en un signal de tension en faisant débiter le LA55 – P sur une résistance de mesure R_m judicieusement choisie [79]. Son schéma est présenté sur la figure suivante :




Figure III-23 : Circuit du capteur de courant [70].

Le capteur est prévu pour mesurer un courant de 50[A]. Si nous faisons le calibrage pour obtenir cette valeur de courant ainsi qu'une tension maximale de 3.3[V] en sortie (l'entrée analogique de la carte STM32), nous devons utiliser une résistance de 100[Ω] obtenue par la relation suivante [70]:

$$R_m = \frac{V_m}{I_p \cdot n \cdot r} = \frac{3.3}{50 \cdot 1 \cdot 10^{-3}} = 66 [\Omega] \quad (\text{III.20})$$

V_m : La tension max de sortie du capteur.

I_p : Le courant max à mesurer par le capteur.

n : Le nombre de tours à effectuer sur le capteur.

r : Le rapport de transformation du capteur.

IV.5.2 Mesure de la tension

La mesure de tension est assurée par des capteurs de tension de type LV25 – P. En partant du même principe que pour le capteur de courant, la tension primaire est convertie en courant I_p à travers une résistance R_1 .

D'après les caractéristiques données par le constructeur, pour une alimentation symétrique de ± 15 [V], la résistance R_1 est choisie à partir de l'équation (III.21) de façon à ce que la tension nominale à mesurer correspond à un courant primaire de 10 [mA][70].

$$R_1 = \frac{U_{HT}}{I_{PN}} = \frac{500}{10 \cdot 10^{-3}} = 50 \text{ [k}\Omega\text{]} \quad \text{(III.21)}$$

U_{HT} : Tension maximale mesurable par le capteur.

I_p : Courant primaire efficace nominale.




Figure III-24 : Capteur de tension à effet Hall LV25-P de type LEM [70].

En conséquence, la résistance R_M est choisie avec la relation suivante[70] :

$$R_M = \frac{V_M}{2.5 I_{Pmax}} = \frac{3.3}{2.5 \cdot 14 \cdot 10^{-3}} = 95 \text{ [}\Omega\text{]} \quad \text{(III.22)}$$

$$\text{Avec :} \quad I_{Smax} = 2.5 I_{Pmax} \quad \text{(III.23)}$$

IV.5.3 Circuit d'adaptation

La tension de sortie des capteurs de tension et du courant est alternée entre deux valeurs, alors que les entrées logiques de la carte STM32 n'adhèrent qu'à des tensions allant de 0 à 3.3[V] [75]. C'est la raison pour laquelle la présence d'un circuit intermédiaire est indispensable.




Figure III-25 : Schéma de circuit d'adaptation.

La Figure (III-25) représente un circuit d'adaptation entre le microcontrôleur STM32 et le capteur de tension/ de courant. Il est composé d'un simple diviseur de tension pour diminuer la tension de sortie du capteur, d'un amplificateur opérationnel en montage sommateur et d'une diode Zener D_2 pour la protection contre les surtensions.

IV.5.4 Protection contre les surcharges et les courts-circuits

La protection des interrupteurs contre les courts-circuits, bien qu'elle soit assurée peut être par le driver, cela n'empêche pas le rajout de protections supplémentaires externes comme les disjoncteurs magnétothermiques et les fusibles [70].

Lorsque la surcharge reste présente plus longtemps que la normale, le disjoncteur doit se déclencher pour éviter une surchauffe à savoir, un endommagement[70].

Une autre solution serait de rajouter une boucle de détection des surintensités dans le programme de contrôle de l'onduleur, ce qui permettra d'arrêter le fonctionnement de ce dernier dans le cas de la détection d'une anomalie[69].

IV.5.5 Protection des composants de puissance

La protection des composants de puissance se fait par des circuits d'aide à la commutation connus aussi par les circuits CALC (*Snubber*) et ils sont généralement de type RC ou RCD.

Ce circuit d'absorption d'énergie doit être placé le plus près possible des IGBTs et aux bornes du bus continu[86], permettant ainsi de minimiser les surtensions dues à l'inductance parasite des

câblages lors des commutations, d'absorber les courants harmoniques de hautes fréquences (HF), de réduire les pertes dans l'onduleur ainsi que les interférences électromagnétiques IEM qui peuvent altérer son fonctionnement[92]. Cette réduction des contraintes exercées sur les interrupteurs permet à son tour d'augmenter leur fiabilité et leur durée de vie[86].




Figure III-26 : Intégration des circuits CALC (Snubber) dans le montage de l'onduleur T-type.

R_{snub} et C_{snub} : Résistance et condensateur du circuit CALC.

IV.5.5.1 Résistance du circuit CALC

Le choix de cette résistance a été fait de sorte à [79]:

- Imposer au condensateur un temps de décharge inférieur à la période de commutation ;
- Garder la valeur maximum du courant de décharge en dessous de la valeur nominale de fonctionnement et de décharger complètement la capacité durant le T_{on} à chaque type d'interrupteur.

Il est essentiel de prendre en compte l'inductance parasite de la résistance car, les résistances bobinées sont inductives, ce qui les rend inadaptées à la plupart des applications d'amortissement, ceci, contrairement aux résistances en composition de carbone (telles que les résistances à film de carbone) qui ont des inductances parasites très faibles, ce qui font d'elles, un choix idéal pour les applications d'amortissement [93]. La résistance CALC est définie par la relation **(III.24)** [94].

$$R_{snub} \leq \frac{V_0}{I} \quad (\text{III.24})$$

Avec : V_0 : La tension de l'interrupteur ouvert.

I : Le courant max de commutation.

Sachant que les interrupteurs K_1 et K_4 ont une tension $V_0 = 600[V]$ et un courant $I = 16.7[A]$.
Donc $R_{1snub} = 35[\Omega]$.

Pour les interrupteurs K_2 et K_3 , chacun a une résistance snubber R_{2snub} qui vaut $9[\Omega]$ vu que $V_0 = 150[V]$ et $I = 16.7[A]$.

La puissance des résistances est prise $2[W]$.

IV.5.5.2 Capacité du circuit CALC

Pendant le temps mort, le courant de la charge est pris entièrement par le circuit CALC étant donné, que la valeur de la capacité détermine la tension aux bornes de l'interrupteur bloqué[79].

L'un des facteurs clés à prendre en compte lors de la sélection du condensateur est sa capacité de courant de pointe. Les condensateurs au Mica et au Polypropylène peuvent tolérer des courants de crête élevés et c'est la raison pour laquelle ils sont largement utilisés dans les circuits CALC [93].

Elle est calculée à partir de la relation **(III.25)** et doit être suffisamment petite pour garder la puissance de dissipation de la résistance au minimum [94].

$$C_{snub} = \frac{1}{V_0^2 f_s} \quad (\text{III.25})$$

Avec : f_s : Fréquence de commutation.

Pour les IGBTs K_1 et K_4 , nous avons pris des condensateurs de valeur $C_1 = C_3 = 0.27[nF]$ et d'une valeur $C_2 = 4.4[nF]$ pour ce qui est IGBTs K_2 et K_3 .

IV.5.6 Protection contre les surtensions

Les surtensions peuvent être produites en aval de l'onduleur (du côté de la charge) dans le cas où ce dernier s'arrête de fonctionner sans alerte préliminaire. En effet, lorsque tous les interrupteurs bidirectionnels sont éteints, les chemins de transit des courants de sortie sont interrompus donc, la décharge de l'énergie stockée dans l'inductance de la charge est interrompue elle aussi, ce qui accroît le niveau de tension aux bornes des interrupteurs des cellules concernées et provoque une surtension [70]

Pour protéger les interrupteurs contre les surtensions, il faut prévoir des chemins de roue libre pour les courants fournis à la charge. Il existe d'autres alternatives de protection qui reposent sur l'utilisation des circuits CALC de type RC (comme déjà expliqué dans le titre précédent) ou bien l'utilisation des varistances [70].

La varistance est une résistance électrique fortement non linéaire représentant un système de protection passif car son principe de fonctionnement est basé sur la tension à ses bornes. Si celle-ci est inférieure à son seuil, le courant qui la traverse est extrêmement faible donc, la varistance prend le rôle d'un commutateur à l'état bloqué. Sinon, au-delà d'un certain seuil, sa résistance chute pour permettre la migration du courant en limitant la surtension.

CONCLUSION

Ce chapitre a été consacré, dans un premier temps, à une présentation générale de la carte STM32F4-Discovery et ses différents périphériques, ce qui nous a permis d'élaborer les étapes nécessaires à la programmation de la commande du prototype selon la stratégie de modulation SVPWM appliquée sur notre onduleur T-NPC.

La carte STM32F4-Discovery présente des avantages tels qu'une vitesse importante de son processeur, un nombre important de modules PWMs ainsi qu'une bonne résolution de ses ADCs, chose qui nous a poussé à réaliser l'implémentation de la technique de modulation SVM à son niveau.

Dans un deuxième temps, nous avons eu recours à la présentation et au dimensionnement des différentes parties constituant les convertisseurs statiques dont : la partie commande qui, dans notre cas, représente la carte STM32, la partie interface commande puissance qui représente une commande rapprochée pour les interrupteurs, la partie commande englobant les composants puissants et enfin, la partie mesure et protection.

Le temps mort qui évite la production d'un court-circuit lors de l'amorçage des interrupteurs de l'onduleur, s'exécute soit analogiquement au niveau de la partie interface commande-puissance à travers un circuit appelé : RCD ou en d'autres termes, le circuit de génération du temps mort, soit numériquement par le microcontrôleur.

Le transistor IGBT a été choisi comme le composant contrôlable le plus adéquat à la partie puissance de l'onduleur T-NPC à 3N, au vu de ses caractéristiques.

Le circuit CALC ainsi que d'autres moyens de protection sont adoptés afin de pallier aux divers problèmes qui peuvent atterrir sur le convertisseur et pour une meilleure qualité de la tension de sortie, nous avons placé un filtre passe bas LC en aval de l'onduleur.

Dans le prochain chapitre, nous abordons les différentes étapes essentielles pour la conception et la mise en œuvre du prototype T-NPC.

IV

CONCEPTION ET MISE EN ŒUVRE DU PROTOTYPE

Introduction

Au fil du temps, l'électronique s'est forgé une place prépondérante dans notre vie quotidienne, elle est disponible dans pratiquement tous les appareils à usage domestique tels que : les télécommandes, les radios, les micro-ordinateurs, les électroménagers...etc. Et également pour le fonctionnement du matériel de production des entreprises industrielles.

Les ingénieurs ont conçu des dispositifs liés à l'électronique à travers diverses technologies et particulièrement, sur la base des cartes de circuits imprimés qui sont fiables, accessibles à moindre coût et robustes.

Nombreux sont les logiciels de CAO « Conception Assistée par Ordinateur » qui permettent la conception des cartes de circuits imprimés pour réaliser des prototypes et d'effectuer des simulations facilement. C'est ce qui nous a orienté à utiliser le logiciel « Orcad Cadence and Allegro » en raison de sa crédibilité et de ses avantages.

Les différentes étapes de conception du circuit imprimé seront abordées dans ce chapitre à l'issu du tirage du typon ainsi que la présentation des différentes étapes de la réalisation du prototype de l'onduleur T-NPC.

IV.1 Présentation du logiciel Cadence Orcad and Allegro

La famille Cadence/OrCad des logiciels d'automatisation de la conception électronique (*Electronic Design Automation* EDA) fournit un flux complet de conception (schématisation du circuit électrique, simulation et mise au point du circuit imprimé) par trois sous-logiciels principaux à savoir [95]:

- **OrCad Capture** : C'est un éditeur de schémas, connu sous le nom de Capture schématique ;il est doté d'un puissant système d'information et de gestion de composants appelé « *Componant Information System* CIS » reliant les données de l'empreinte du boîtier de composants avec le symbole de circuit dans le schéma, ce qui nous permet de générer des nomenclatures, des rapports et des Net listes en toute confiance.

- **OrCAD PSpice** : C'est un programme de simulation qui modélise le comportement descircuits définis dans OrCAD Capture et peut éventuellement, être intégré avec Matlab / Simulink , en utilisant l'application « *Simulink à PSpice Interface SLPS* »[96]. OrCAD capture et PSpice qui fournissent ensemble, une simulation de circuit complet et une solution de vérification avec l'entrée schématique, analogique natif, signaux mixtes, et les moteurs d'analyse.
- **OrCAD PCB Designer** : C'est un concepteur des circuits imprimés, qui comprend diverses fonctionnalités d'automatisation pour la conception de PCB, l'analyse au niveau de la carte et la vérification des règles de conception (*Design Roles CheckDRC*), pour générer à la fin, un ensemble de fichiers de manufacture destinés à un fabricant spécifique.

IV.2 Définitions utiles

Il est recommandé de bien se documenter sur le vocabulaire attribué à la conception des circuits imprimés[95]:

- **Footprint (empreinte)** : C'est un élément indispensable pour la mise en œuvre du schéma de câblage d'un circuit afin d'obtenir, ce qu'on appelle : les typons. Elle se présente sous forme d'une vue en dessous d'un composant spécifique donnant ainsi, des informations sur la place qu'occupe chaque composant et les points à connecter sur la carte électrique ;
- **Typon** : Il est nécessaire pour la réalisation de la carte PCB. Il se présente sous la forme d'un masque transparent sur lequel sont imprimées les pistes du circuit électrique.
- **Top et Bottom** : Désigne respectivement la couche supérieure et inférieure de la carte électronique ;
- **Substrat** : C'est le matériau de base, constitué d'un isolant généralement de la fibre de verre (*FR4*). Ce noyau solide donne au circuit imprimé, sa rigidité et son épaisseur ;
- **Soldermask** : Connue aussi par Solder Resist, qui est une couche protectrice contre l'oxydation du cuivre des pistes. Elle se présente sous forme de laque liquide capable de produire une image photo, appliquée sur le TOP et le Bottom du circuit imprimé ;

- **Silkscreen (Sérigraphie) :** La couche de sérigraphie blanche est appliquée au-dessus de Soldermask sous forme des contours des composants, de lettres, de chiffres et de symboles ;
- **Via :** C'est un trou métallisé qui permet d'établir une liaison électrique entre les deux couches externes du circuit imprimé, le TOP et le Bottom pour un PCB double face.

IV.3 Présentation du circuit imprimé

Le circuit imprimé, aussi connu par PCB (*Printed Circuit Board*), est une plaque isolante (*Substrat*) sur laquelle des composants électroniques du circuit préalablement schématisé viennent se regrouper. Ces derniers sont interconnectés électriquement au moyen des pistes conductrices et des via, le plus souvent en cuivre ou bien aluminium. La plaque électrique est ensuite recouverte par une couche de vernis dans l'intention de la protéger contre l'oxydation et préserver les soudures(**Figure IV-1**) [95]

Les composants peuvent être soit braser sur la surface de la carte électronique pour un montage dit, de surface (*surface mounted devices SMD*) soit soudés au moyen de trous percés sur la carte, ce qui permet l'exploitation de ses deux faces TOP et BOTTOM.




Figure IV-1: Constitution du circuit imprimé.

Le PCB est conçu de façon à résister aux chocs et aux manipulations et présente en plus, l'avantage d'avoir une taille plus compacte qu'un circuit réalisé à la main. Il existe 4 grands types de circuits imprimés ou PCB [97] :

- **Circuits rigides à simple face** : Ils sont constitués d'une seule couche de cuivre et conçus pour les applications grand public ;
- **Circuits rigides à double face** : Ils sont constitués de deux couches de cuivre (une sur chaque face) et conçus pour les applications industrielles. Ce type de circuit est celui utilisé pour la réalisation du PCB de notre prototype.
- **Circuits rigides dits multi-couches (*multi-layer*)** : Ils sont constitués de plusieurs couches conductrices, chacune étant séparée par des couches isolantes et sont destinés à la très haute technologie comme les cartes mères ;
- **Circuits souples à forte densité** : Ils sont dédiés aux petits appareils mobiles et conçus pour s'adapter aux formes des boîtiers.




Figure IV-2 : Circuit imprimé "PCB".

IV.4 Procédure de la conception d'un circuit imprimé

Afin d'élaborer notre circuit électrique sur le logiciel *OrCad Cadence And Allegro*, nous avons suivi la procédure énumérée ci-dessous :

IV.4.1 Schématisation du prototype « Onduleur T-NPC à 3 niveaux »

La première étape de la réalisation d'une carte électronique est le traçage du diagramme schématique structurel. Les composants nécessaires sont tirés des bibliothèques intégrées dans le logiciel OrCad Capture et reliés entre eux à l'aide des outils de traçage disponibles.

Parfois, il est inéluctable d'importer des composants ou d'en créer carrément des nouveaux, sachant que chaque élément doit être assigné par une *footprint* qui lui correspond. Les figures suivantes dévoilent quelques parties de notre schéma global de l'onduleur T-NPC :

IV.4.1.1 Circuit de génération du temps mort (RDC)




Figure IV-3 : Schéma du circuit RDC pour un seul driver (Driver 1).

Certaines commandes ont la possibilité de générer un temps mort et d'autres non (par exemple, la commande *control direct du couple (Direct Control Torque DTC)*. Ce qui nous a conduit à munir notre circuit électrique par deux chemins distincts : un allant directement aux drivers et un autre qui passe par un circuit générant le temps mort et ensuite, les drivers (pour choisir la manière la plus adéquate à notre application, nous avons tout simplement procédé au retrait des jumpers).

Le circuit logique AND sert à rassembler les signaux de chacun des deux interrupteurs du point milieu de sorte à en avoir qu'un seul pour que le nombre de drivers soit minimisé (9 drivers au lieu de 12).

IV.4.1.2 Circuit interface commande puissance et son alimentation




Figure IV-4 : Schéma du circuit interface puissance commande et son alimentation.

Les signaux de commande retardés attaquent les drivers de type HCPL – 3120 qui sont générés par une alimentation stabilisée de 15V.

IV.4.1.3 Circuit de puissance




Figure IV-5 : Schéma du circuit de puissance.

Comme le fait ressortir le schéma ci-dessus, le circuit de puissance est composé d'un pont redresseur non commandable, lié par un bus continu de deux condensateurs à l'onduleur T-NPC et un filtre LC à la sortie permettant ainsi, une conversion AC/AC indirect.

IV.4.2 Elaboration de la liste des composants

La deuxième étape consiste en l'élaboration d'une liste des composants nécessaires à la conception et à la réalisation de notre circuit électrique afin de s'assurer leur disponibilité.

IV.4.3 Simulation des circuits électroniques

Après avoir créé le schéma global en étant assuré de la disponibilité des composants et de la possibilité de sa réalisation, nous entamons la troisième étape, qui consiste à établir des simulations grâce au logiciel PSpice sur les différentes parties du circuit schématisé.

Cette action nous a permis dans un premier lieu, de vérifier la fonctionnalité du circuit et le dimensionnement des composants et en deuxième lieu, d’avoir une idée sur les résultats probables lors des simulations effectuées en pratique.

IV.4.3.1 Circuit de génération du temps mort (Résistance Diode Capacitance RDC)




Figure IV-6 : Simulation du circuit RDC.

. Résultat de simulation




Figure IV-7 : Résultat de simulation du circuit RDC.

Le résultat de la simulation obtenue, confirme la possibilité de la réalisation du circuit RDC pour la création de 1[us] de retard ainsi que le dimensionnement et le bon choix des composants.

IV.4.4 Passage du logiciel Orcad Capture à OrCad PCB Designer

La quatrième étape, ne peut être accomplie qu'après avoir généré la *Netlist* qui représente une liste de tous les composants avec leur nom, leur valeurs et d'autres informations qui leurs sont propres notamment, la manière dont ils sont reliés entre eux, selon le schéma tracé sur OrCad Capture.

En somme, la *Netlist* représente l'outil de passage du logiciel Orcad Capture vers le logiciel PCB Designer tout en important la totalité des informations nécessaires.




Figure IV-8 : Création de la Netlist pour le passage d'OrCad Capture à OrCad PCB Designer.

IV.4.5 Disposition des composants

La cinquième étape, consiste à bien ajuster l'environnement du PCB en premier lieu : définir le nombre de couches (*Layer*) requis pour la carte à fabriquer, faire la gestion des contraintes...etc. et deuxième lieu, de placer les empreintes des composants électroniques appropriés au schéma électrique de la façon la plus optimisée, que ce soit sur la face Top ou Bottom.




Figure IV-9 : Visualisation des footprints des composants sur PCB Designer.

IV.4.6 Routage, Cadrage et Plan de cuivre

La sixième étape de la procédure de conception du circuit imprimé repose sur :

- **Le routage** : Consiste à faire la liaison entre des différents composants et doit être effectué dans le respect des règles de conception afin d'atténuer les interférences électromagnétiques EMI. Il est possible de réaliser le routage manuellement ou automatiquement.
- **Le cadrage** : Représente la mise en place d'un cadre (*Board edge*) abritant l'intégralité du circuit (il peut être mis avant le placement des composants comme après).

- **Le plan de cuivre :** Consiste à remplir une zone sélectionnée et non utilisée de la planche par une coulée de cuivre, cela permet de créer de grandes zones de mise à la terre (et/ou d'alimentation) dans le but d'améliorer les propriétés acoustiques [98]




Figure IV-10 : Routage et cadrage des composants du circuit électronique.

La **figure IV-10** témoigne des propos mentionnés dans le paragraphe ci-dessus tel que :

- Les pistes sont de différentes largeurs : les grosses pour le circuit de puissance alors que les petites sont destinées au circuit électronique.

- Les pistes vertes signifient que le chemin emprunté pour la liaison des composants se retrouve en TOP de la carte. Cependant, celles en jaune, signifient que le chemin emprunté se retrouve en BOTTOM de la carte.

- L'alternation entre vert et jaune dans une seule piste se réalise à travers les *Via*.

NB : Il est souhaitable d'effectuer à la fin de cette étape, des vérifications à l'aide d'une vue 3D en software ainsi, qu'un contrôle des règles de conception (DRC).




Figure IV-11 : Vue en 3 Dimensions du PCB T-NPC 3N.

IV.4.7 Génération des fichiers de manufacture (*Gerber*)

Elle représente la septième et dernière étape de la conception d'une carte imprimée. Lorsque le PCB est prêt à être fabriqué, ce design est converti dans un format utilisable par les machines de fabrication des PCB. Ces fichiers sont appelés fichiers *Gerber*.

Le format de fichier Gerber est la norme de facto¹ pour le transfert des données de conception des cartes de circuits imprimés (PCB), appelée l'épine dorsale de l'industrie de la fabrication électronique [99].

Les fichiers *Gerber* permettent de décrire la géométrie de toutes les couches du circuit imprimé dans des fichiers séparés. Concrètement, il s'agit d'une illustration en 2D des différentes couches (cuivre, *soldermask*, *silkscreen*, les pistes, les *Vias*, etc.). Les attributs fournissent des méta-informations sur ces images.

facto¹ : Norme qui n'a pas été définie ni entérinée par un organisme officiel de normalisation comme l'ISO ou l'AFNOR, mais qui s'est imposée par la force des choses, parce qu'elle a obtenu un consensus auprès des utilisateurs, d'un groupe d'entreprises ou encore d'un consortium.

IV.5.1 Caractéristiques du PCB de l'onduleur T-NPC

Ce circuit imprimé est conçu d'une façon optimisée, il se caractérise par :

- L'intégration d'un circuit « AND » à l'entrée de l'onduleur permettant de réunir les signaux des interrupteurs de puissance du point milieu (K_2 et K_3 ; K_6 et K_7 ; K_{10} et K_{11}), ce qui conduit à réduire le nombre des drivers utilisés pour l'amorçage des IGBTs de 12 à 9 drivers.

- Le branchement en mode collecteur commun des interrupteurs du point milieu ce qui sollicite l'utilisation de 7 alimentations isolées (alimentations symétriques).

- L'exploitation des deux faces de la carte imprimée afin de minimiser les interférences électromagnétiques EMI: La face TOP accueille la partie interface commande-puissance, les snubbers des IGBTs du point milieu et les résistances du bus continu, alors que la face BOTTOM abrite les interrupteurs du point milieu et leur radiateurs .

- L'intégration d'un circuit RDC afin de permettre une large exploitation par les deux types de commandes : celles qui sont capables de créer un temps mort et celles qui n'ont pas cette possibilité telle que les commandes digitales.

- L'intégration de 18 jumpers dont 9 assurant le passage des signaux de commande vers les drivers par le biais du circuit RDC et 9 autres, permettant un passage direct aux drivers.

- L'occupation de toute la surface de la carte PCB de l'onduleur T-NPC.

IV.5.2 Constitution du PCB de l'onduleur T-NPC

La **figure IV-13** et le **tableau IV-1** montrent les différents constituants de cette carte imprimée :

Tableau IV-1 : Différents constituants de la carte imprimée de l'onduleur T-NPC

Numéro	Constituants	Numéro	Constituants
1	Alimentation symétrique	7	Portes inverseuses
2	Via	8	Jumpers
3	12 pins de commande	9	Optocoupleur-driver
4	Fusible	10	IGBT du point milieu + radiateur
5	Circuit RDC	11	Résistances du bus d'entrée
6	Circuit intégré AND	12	Circuit snubber




Figure IV-13 : Différents constituants de la carte imprimée de l'onduleur T-NPC

Tableau IV-2 : Différents parties constituant le prototype de l'onduleur T-NPC

Numéro	Composants	Parties
1	Source d'entrée AC de puissance	Entrée de l'onduleur T-NPC
2	Module redresseur	
3	Condensateurs du bus continu	
4	Résistances d'équilibrage du bus continu	
5	Entée de la charge	Sortie de l'onduleur T-NPC
6	Modules IGBT de type Semikron	Partie puissance
7	IGBTs du point milieu + Radiateurs (face BOTTOM)	
8	Pins de commande + Alimentation symétrique + Circuit RDC + Optocoupleur-driver	Partie interface commande- puissance
9	Alimentation AC des transformateurs	
10	Carte STM32F4-Discovery	Partie commande
11	Fusible	Partie protection
12	Circuit snubber (RC)	




Figure IV-15 : Prototype de l'onduleur T-NPC 3N

▪ Le banc d'essai du convertisseur T-NPC à 3 niveaux doit comporter le prototype montré dans la **figure IV-15** et notamment :

- Deux sources d'alimentation alternatives AC.
- Une charge triphasée (RL, charge active ...etc).
- Une partie mesure de courant ainsi que de tension.
- Des moyens de visualisation tels que l'oscilloscope numérique.
- Un ordinateur pour l'alimentation et la programmation de la carte STM32F4-Discovery.

CONCLUSION

Ce chapitre a été consacré pour la présentation des différentes étapes de la conception d'un circuit imprimé sous un des logiciel CAO les plus puissants « Orcad Cadence et Allegro ».

La procédure suivie pour la mise en œuvre de notre PCB est la suivante :

- Schématisation du circuit globale de l'onduleur T-NPC à 3 niveaux sur OrCad Capture.
- Génération de la NETLIST permettant le transfert des informations des composants utilisés sue le logiciel « OrCad Capture » au logiciel « PCB Designer ».
- Placement des composants transférés avec optimisation sur la plateforme de «PCB Designer ».
- Mise au point du « *Board edge* » le cadre permettant d'englober l'ensemble des composants.
- Routage manuel entre les composants du circuit électrique afin de créer « les pistes ».
- Mise au point d'un plan de masse.
- Vérification des liaisons à l'aide de l'option « contrôle des règles de conception » DRC.
- Génération des fichiers gerber.
- Tirage du typon.

Pour la réalisation de notre circuit imprimé, nous avons sollicité l'entreprise ALMItech, offrant une excellente qualité de produits et une large gamme de choix concernant la finition (Vernissage, marquages, couleur du circuit imprimé...etc).

Après la mise en œuvre de la carte imprimée, nous avons passées à la soudure des composants dans leurs emplacements adéquats puis, nous l'avons relié avec les modules IGBT, les condensateurs du bus continu, le module redresseur ainsi que les pins d'entrée et de sortie du l'onduleur afin d'achever notre prototype final de l'onduleur à structure T-NPC à 3 niveaux triphasé.

**CONCLUSION
GENERALE ET
PERSPECTIVES**

CONCLUSION GENERALE

Les recherches menées dans le domaine des onduleurs multiniveaux[5], ont permis d'aboutir à leurs fonctionnalités qui sont les suivantes[7] [8]:

- Une contrainte en tension plus faible aux bornes des interrupteurs statiques, d'où leur utilisation dans la moyenne tension.
- Une bonne qualité d'énergie suite aux faibles pertes par commutation des interrupteurs de puissance, par rapport aux onduleurs classiques (onduleurs à deux niveaux).
- Un bon comportement en compatibilité électromagnétique (CEM).
- Large usage dans différentes applications telles que les énergies renouvelables, la traction ferroviaire, la production, la conversion ainsi que le transport de l'énergie électrique.

Les travaux réalisés dans le cadre de ce mémoire, regroupent l'ensemble des études menées au titre de l'onduleur multiniveaux à structure T-NPC, suivies par la mise en place du prototype de cet onduleur qui est commandé par la technique de modulation SVM, Celle-ci, sera par la suite, implémentée sur la carte de développement « STM32F4-Discovery ».

L'onduleur multiniveaux à structure T-NPC représente une topologie développée de la structure NPC, il tire son appellation de la disposition en T des composants de puissance dans chacun de ses bras et repose sur plusieurs avantages comparativement à la structure fondamentale NPC, notamment : un nombre restreint de composants (suppression des diodes de clamp présentes dans la structure NPC) impliquant son volume réduit, de faibles pertes par conduction conduisant à une plus grande durée de vie des composants semi-conducteurs et décrochant ainsi, un rendement élevé.

La topologie T-NPC est prometteuse, elle a été récemment mise en œuvre et porte des avantages la rendant meilleure que la topologie NPC.

Cette étude a été entamée par une synthèse de l'état de l'art des onduleurs multiniveaux et leurs topologies les plus célèbres, suivie de leur principe de fonctionnement, leurs avantages et leurs inconvénients. Le chapitre 1 est achevé par les applications des onduleurs multniveaux ainsi qu'une brève description des stratégies de modulation. Cette étude bibliographique a montré l'ampleur que joue les topologies de base dans la création de nouvelles topologies ayant pour but de repousser certaines limitations de ces structures et dont certaines sont dérivées et d'autres, hybrides.

Dans le second chapitre, la modélisation de l'onduleur T-NPC à trois niveaux a été effectuée tout en mettant les fonctions de connexion en évidence. Cette modélisation représente le point de départ d'une succession de simulations exécutée sur l'onduleur T-NPC afin d'étudier son comportement avec les différentes techniques de modulation. En somme, la commande MLI vectorielle présente les meilleurs résultats : un THD réduit, des fréquences de faible harmoniques éloignées, un contrôle en amplitude et en fréquence de la tension ainsi que du courant de sortie.

Le troisième chapitre a été consacré pour la présentation des différentes parties constituant l'onduleur T-NPC : partie commande, partie interface commande puissance, partie puissance et partie mesure et protection, ainsi que leur dimensionnement.

La partie commande est dans notre cas la carte ST32F4-Discovery, en raison des avantages qu'elle présente par rapport à d'autres, en prenant l'exemple de la carte arduino, et qui se résument en : la vitesse importante de son processeur (198 MHz), le nombre importants des modules PWM disponibles à son niveau, la bonne résolution de ses 3 ADCs.

La carte STM32F4-Discovery, a été présentée en détail avec l'ensemble de ses périphériques, en divulgeant à la fin de cette dernière, les étapes essentielles pour l'élaboration du programme de la commande SVM à implémenter dans le prototype de l'onduleur T-NPC, par le biais de cette carte de développement.

La partie interface commande puissance n'est autre que le driver assurant isolation et amplification des signaux de commande, hormis la fonction du temps mort qui peut être effectuée soit analogiquement en recourant à un circuit RDC, soit numériquement en insérant une boucle de retard à l'amorçage des IGBTs dans le programme de la STM32. Notant que certains drivers ont la possibilité de créer, par eux mêmes, ce temps mort, chose qui n'est pas disponible dans notre cas.

La partie puissance est celle qui habrite la grande partie du dimensionnement puisqu'elle dispose de composants puissants et couteux, le bon dimensionnement est donc indispensable.

La partie mesure et protection contient les capteurs de courant et de tension, en outre du circuit snubber qui joue un role très important dans la préservation de nos composants de puissance.

Au final, les travaux qui ont été effectués tout au long de notre mémoire, nous ont donné la possibilité de concevoir le circuit imprimé du prototype sous un des logiciels de CAO les plus performants « Orcad Cadence et Allegro » en divulguant toutes les étapes suivies jusqu'à la mise en œuvre de ce dernier.

A l'issu, nous avons abordé le bilan de notre travail, contenant la carte PCB avant soudure, après soudure, nous avons également procédé à une description de notre banc d'essais qui devrait contenir, en plus du prototype, une alimentation alternative, une charge RL ainsi que des outils de mesures et visualisation.

Notons que notre prototype de l'onduleur T-NPC à trois niveaux triphasé a été muni des deux méthodes de création du temps mort : numérique (à travers la commande STM32F4-Discovery) et analogique (à travers le circuit RDC), afin de permettre son exploitation complète par d'autres commandes n'ayant pas accès à la réalisation d'un temps mort à l'ouverture de chaque interrupteur de puissance, telle que la commande directe du couple (*Direct Torque Control DTC*).

En résumé, les objectifs recherchés et atteints se résument comme suit :

- Simulation et comparaison entre les différentes techniques de modulation appliquées à l'onduleur T-NPC sous Matlab qui a bien élucidé le comportement de l'onduleur à structure T-NPC à 3 niveaux.
- Mise en œuvre du prototype de l'onduleur T-NPC à trois niveaux triphasé.
- Implémentation de la SVM sur la carte de développement STM32F4-Discovery.

En raison de la situation sanitaire qui prévaut, nous n'avons pas pu réaliser la validation expérimentale du prototype.

Les perspectives concernant les travaux effectués se présentent comme suit :

- Validation expérimentale de la carte STM32 en alimentant différents types de charges.
- Intégration du prototype avec des systèmes de panneaux photovoltaïques ou avec des systèmes d'entraînement de charges actives telles que les moteurs.
- Etude du problème d'équilibrage du point milieu.
- Munir l'onduleur T-NPC d'une boucle fermée (asservissement).
- Conception d'un prototype industriel.

REFERENCES
BIBLIOGRAPHIQUES

REFERENCES BIBLIOGRAPHIQUES

- [1] L. Franquelo, J. Rodriguez, J. Leon, S. Kouro, R. Portillo, et M. Prats, « The age of multilevel converters arrives », *IEEE Ind. Electron. Mag.*, vol. 2, n° 2, p. 28-39, juin 2008, doi: 10.1109/MIE.2008.923519.
- [2] F. Becker, « Contribution à la continuité de service des convertisseurs statiques multiniveaux », p. 217.
- [3] N. Patin, *Electronique de puissance pour l'industrie et les transports 2: Les convertisseurs de puissance et leur commande*. ISTE Group, 2014.
- [4] S. A. Gonzalez, S. A. Verne, et M. I. Valla, *Multilevel Converters for Industrial Applications*. Boca Raton: CRC Press, 2013.
- [5] B. Wu et M. Narimani, *High-Power Converters and AC Drives*, 2 edition. Hoboken, New Jersey: Wiley-IEEE Press, 2017.
- [6] Jeremy Alexander Anthon, « Advances in PV Inverters », PhD thesis, Technical University of Denmark, 2015.
- [7] A. I. Maswood et H. D. Tafti, *Advanced multilevel converters and applications in grid integration*. John Wiley & Sons, 2019.
- [8] S. Kouro *et al.*, « Recent advances and industrial applications of multilevel converters », *IEEE Trans. Ind. Electron.*, vol. 57, n° 8, p. 2553-2580, 2010.
- [9] J. Rodriguez *et al.*, « Multilevel Converters: An Enabling Technology for High-Power Applications », *Proc. IEEE*, vol. 97, n° 11, p. 1786-1817, nov. 2009, doi: 10.1109/JPROC.2009.2030235.
- [10] C. W. Flairty, « A 50-KVA Adjustable-Frequency 24-Phase Controlled Rectifier Inverter », *IRE Trans. Ind. Electron.*, vol. IE-9, n° 1, p. 56-60, mai 1962, doi: 10.1109/IRE-IE.1962.5007088.
- [11] W. McMurray, « Fast response stepped-wave switching power converter circuit », US3581212A, mai 25, 1971.
- [12] A. Nabae, I. Takahashi, et H. Akagi, « A New Neutral-Point-Clamped PWM Inverter », *IEEE Trans. Ind. Appl.*, vol. IA-17, n° 5, p. 518-523, sept. 1981, doi: 10.1109/TIA.1981.4503992.
- [13] C. Rizet, « Amélioration du rendement des alimentations sans interruption », 2011.
- [14] T. Meynard et H. Foch, « Multi-level conversion: high voltage choppers and voltage-source inverters », 1992, p. 397-403.
- [15] « (18) A new modular voltage source inverter topology | Request PDF ». https://www.researchgate.net/publication/205337714_A_new_modular_voltage_source_inverter_topology (consulté le août 21, 2020).
- [16] O. Ellabban et H. Abu-Rub, « Z-source inverter: Topology improvements review », *IEEE Ind. Electron. Mag.*, vol. 10, n° 1, p. 6-24, 2016.
- [17] P. C. Loh, F. Gao, F. Blaabjerg, S. Y. C. Feng, et K. N. J. Soon, « Pulsewidth-Modulated Z -Source Neutral-Point-Clamped Inverter », *IEEE Trans. Ind. Appl.*, vol. 43, n° 5, p. 1295-1308, 2007.
- [18] A. Salem et M. Abido, « T-type multilevel converter topologies: A comprehensive review », *Arab. J. Sci. Eng.*, vol. 44, n° 3, p. 1713-1735, 2019.
- [19] Y. Liu, H. Abu-Rub, B. Ge, F. Blaabjerg, O. Ellabban, et P. C. Loh, *Impedance Source Power Electronic Converters*, 1^{re} éd. Wiley-IEEE Press, 2016.
- [20] A. Yahiaoui et K. Ghedamsi, « Etude et réalisation d'un onduleur a structure npc », 2014.
- [21] J. Rodriguez, Jih-Sheng Lai, et Fang Zheng Peng, « Multilevel inverters: a survey of topologies, controls, and applications », *IEEE Trans. Ind. Electron.*, vol. 49, n° 4, Art. n° 4, août 2002, doi: 10.1109/TIE.2002.801052.
- [22] Martin AIMÉ, « Évaluation et optimisation de la bande passante des convertisseurs statiques Application aux nouvelles structures multicellulaires », PhD thesis, INSTITUT NATIONAL POLYTECHNIQUE DE TOULOUSE, 2003.

- [23] D. G. H. A. Lipo, *Pulse Width Modulation for Power Converters: Principles and Practice*. Wiley-Blackwell, 2003.
- [24] Y. Cheng, C. Qian, M. L. Crow, S. Pekarek, et S. Atcitty, « A Comparison of Diode-Clamped and Cascaded Multilevel Converters for a STATCOM With Energy Storage », *IEEE Trans. Ind. Electron.*, vol. 53, n° 5, p. 1512-1521, oct. 2006, doi: 10.1109/TIE.2006.882022.
- [25] J. Song Manguelle, « Convertisseurs multiniveaux asymétriques alimentés par transformateurs multi-secondaires basse-fréquence », EPFL, 2004.
- [26] Q.-X. Guan *et al.*, « An extremely high efficient three-level active neutral-point-clamped converter comprising SiC and Si hybrid power stages », *IEEE Trans. Power Electron.*, vol. 33, n° 10, p. 8341-8352, 2017.
- [27] Xiaoming Yuang, H. Stemmler, et I. Barbi, « Self-balancing of the clamping-capacitor-voltages in the multilevel capacitor-clamping-inverter under sub-harmonic PWM modulation », *IEEE Trans. Power Electron.*, vol. 16, n° 2, p. 256-263, mars 2001, doi: 10.1109/63.911150.
- [28] J. Ebrahimi, E. Babaei, et G. B. Gharehpetian, « A new multilevel converter topology with reduced number of power electronic components », *IEEE Trans. Ind. Electron.*, vol. 59, n° 2, p. 655-667, 2011.
- [29] Fang Zheng Peng, Jih-Sheng Lai, J. W. McKeever, et J. VanCoevering, « A multilevel voltage-source inverter with separate DC sources for static VAR generation », *IEEE Trans. Ind. Appl.*, vol. 32, n° 5, p. 1130-1138, oct. 1996, doi: 10.1109/28.536875.
- [30] A. Nami, F. Zare, A. Ghosh, et F. Blaabjerg, « A Hybrid Cascade Converter Topology With Series-Connected Symmetrical and Asymmetrical Diode-Clamped H-Bridge Cells », *Power Electron. IEEE Trans. On*, vol. 26, p. 51-65, févr. 2011, doi: 10.1109/TPEL.2009.2031115.
- [31] T. Bruckner, S. Bernet, et H. Guldner, « The active NPC converter and its loss-balancing control », *IEEE Trans. Ind. Electron.*, vol. 52, n° 3, p. 855-868, juin 2005, doi: 10.1109/TIE.2005.847586.
- [32] T. Bruckner et S. Bernet, « The active NPC converter for medium-voltage applications », 2005, vol. 1, p. 84-91.
- [33] C. M. Wu, W. H. Lau, et H. Chung, « A five-level neutral-point-clamped H-bridge PWM inverter with superior harmonics suppression: a theoretical analysis », in *ISCAS'99. Proceedings of the 1999 IEEE International Symposium on Circuits and Systems VLSI (Cat. No.99CH36349)*, Orlando, FL, USA, 1999, vol. 5, p. 198-201, doi: 10.1109/ISCAS.1999.777544.
- [34] O. D. Bidias, L. Bitjoka, et M. Song, « Etude comparative des convertisseurs statiques », p. 10.
- [35] C. M. Wu, « Etude prospective de la topologie MMC et du packaging 3D pour la réalisation d'un variateur de vitesse en moyenne tension », 2015.
- [36] P. Kamani et M. Mulla, « A new multilevel inverter topology with reduced device count and blocking voltage », juin 2016, p. 1-6, doi: 10.1109/EEEIC.2016.7555722.
- [37] Y. Ounejjar, K. Al-Haddad, et L.-A. Gregoire, « Packed U cells multilevel converter topology: theoretical study and experimental validation », *IEEE Trans. Ind. Electron.*, vol. 58, n° 4, p. 1294-1306, 2010.
- [38] S. S. Lee et K.-B. Lee, « Dual-T-type seven-level boost active-neutral-point-clamped inverter », *IEEE Trans. Power Electron.*, vol. 34, n° 7, p. 6031-6035, 2019.
- [39] A. Salem Mohamed Salem, « Design and analysis of five-level T-type power converters for rotating field drives », 2015.
- [40] « (15) (PDF) Five-Level T-Type Inverter Based on Multistate Switching Cell », *ResearchGate*. https://www.researchgate.net/publication/270742650_Five-Level_T-Type_Inverter_Based_on_Multistate_Switching_Cell (consulté le août 25, 2020).
- [41] U.-M. Choi, F. Blaabjerg, et K.-B. Lee, « Reliability improvement of a T-type three-level inverter with fault-tolerant control strategy », *IEEE Trans. Power Electron.*, vol. 30, n° 5, p. 2660-2673, 2014.
- [42] A. L. Lyngdoh, Y. Suh, B.-G. Park, et J. Kim, « Comparative Performance Evaluation of 10kV IGBTs in 3L ANPC and TNPC Converters in PMSG MV Wind Turbines », *전력전자학회논문지*, vol. 24, n° 6, p. 419-427, 2019.

- [43] J. Wang, X. Mu, et Q.-K. Li, « Study of passivity-based decoupling control of T-NPC PV grid-connected inverter », *IEEE Trans. Ind. Electron.*, vol. 64, n° 9, p. 7542-7551, 2017.
- [44] A. Benachour, « Commande sans Capteur basée sur DTC d'une Machine Asynchrone alimentée par Convertisseur Matriciel », 2017.
- [45] A. Anthon, Z. Zhang, M. A. Andersen, D. G. Holmes, B. McGrath, et C. A. Teixeira, « The benefits of SiC mosfet s in a T-type inverter for grid-tie applications », *IEEE Trans. Power Electron.*, vol. 32, n° 4, p. 2808-2821, 2016.
- [46] K. A. Tehrani, « Conception, Synthèse et Application d'une Nouvelle Commande Robuste par PID Fractionnaire pour Les Onduleurs Multiniveaux », p. 147.
- [47] B. Zhang et D. Qiu, *m-Mode SVPWM Technique for Power Converters*, 1st ed. 2019. Springer, 2019.
- [48] G. Carrara, S. Gardella, M. Marchesoni, R. Salutari, et G. Sciutto, « A new multilevel PWM method: a theoretical analysis », *IEEE Trans. Power Electron.*, vol. 7, n° 3, p. 497-505, juill. 1992, doi: 10.1109/63.145137.
- [49] Li Li, D. Czarkowski, Yaguang Liu, et P. Pillay, « Multilevel selective harmonic elimination PWM technique in series-connected voltage inverters », *IEEE Trans. Ind. Appl.*, vol. 36, n° 1, p. 160-170, févr. 2000, doi: 10.1109/28.821811.
- [50] M. Moranchel, F. Huerta, I. Sanz, E. Bueno, et F. Rodríguez, « A Comparison of Modulation Techniques for Modular Multilevel Converters », *Energies*, vol. 9, n° 12, p. 1091, déc. 2016, doi: 10.3390/en9121091.
- [51] M. M. Prats, L. G. Franquelo, J. I. Leon, R. Portillo, E. Galvan, et J. M. Carrasco, « A SVM-3D generalized algorithm for multilevel converters », in *IECON'03. 29th Annual Conference of the IEEE Industrial Electronics Society (IEEE Cat. No.03CH37468)*, Roanoke, VA, USA, 2003, p. 24-29, doi: 10.1109/IECON.2003.1279949.
- [52] B. P. McGrath et D. G. Holmes, « Multicarrier PWM strategies for multilevel inverters », *IEEE Trans. Ind. Electron.*, vol. 49, n° 4, p. 858-867, août 2002, doi: 10.1109/TIE.2002.801073.
- [53] A. Bouarfa, « Méthodes de commande par allocation de convertisseurs statiques polyphasés, multi-niveaux: de la modélisation à la mise en oeuvre temps-réel », p. 277.
- [54] « (PDF) Mécanismes d'Implantation de la Technique SVM appliquée aux Onduleurs Multiniveaux de type Cascade à Cinq Niveaux ». https://www.researchgate.net/publication/272351693_Mecanismes_d'Implantation_de_la_Technique_SVM_appliquee_aux_Onduleurs_Multiniveaux_de_type_Cascade_a_Cinq_Niveaux (consulté le mars 16, 2020).
- [55] A. Yousef, « Space Vector Pulse Width Modulation Technique », *Int. J. Emerg. Technol. Comput. Sci. Electron. IJETCSE*, mai 2015.
- [56] N. Erroui, G. Gateau, et N. Roux, « Full wave modulation applied to 3-level FC and NPC inverters », 2019.
- [57] Mehdi Messaoudi, « Stratégie de modulation pour la réduction des perturbations conduites générées par un variateur de vitesse à redresseur MLI », PhD thesis, Université Lille 1 – Sciences et Technologies Ecole Doctorale Sciences pour l'Ingénieur, 2015.
- [58] Meng Yeong Lee, « Three-level Neutral-point-clamped Matrix Converter Topology », PhD thesis, Nottingham for the degree of Doctor of Philosophy, 2009.
- [59] N. Erroui, G. Gateau, et N. Roux, « Full wave modulation applied to 3-level FC and NPC inverters », 2019, p. 1515-1520, Consulté le: févr. 25, 2020. [En ligne]. Disponible sur: <https://doi.org/10.1109/ICIT.2019.8755070>.
- [60] N. Patin, *Electronique de puissance pour l'industrie et les transports 2: Les convertisseurs de puissance et leur commande*. ISTE Group, 2014.
- [61] N. Rouhana, « Contribution à la réduction des composants passifs dans les convertisseurs électroniques de puissance embarqués », These de doctorat, Compiègne, 2017.
- [62] B. Karima, « Approche mathématique pour la Modulation de Largeur d'Impulsion (MLI) pour la conversion statique de l'énergie électrique: application aux onduleurs multiniveaux. », PhD thesis, l'Universit'e Toulouse 3 Paul Sabatier, 2016.

- [63] N. Mohan, T. M. Undeland, et W. P. Robbins, *Power Electronics: Converters, Applications, and Design*, 2nd Edition. New York: John Wiley & Sons, 1995.
- [64] G. S. Konstantinou et V. G. Agelidis, « Performance evaluation of half-bridge cascaded multilevel converters operated with multicarrier sinusoidal PWM techniques », in *2009 4th IEEE Conference on Industrial Electronics and Applications*, Xian, China, mai 2009, p. 3399-3404, doi: 10.1109/ICIEA.2009.5138833.
- [65] M. Schweizer, I. Lizama, T. Friedli, et J. W. Kolar, « Comparison of the chip area usage of 2-level and 3-level voltage source converter topologies », in *IECON 2010 - 36th Annual Conference on IEEE Industrial Electronics Society*, nov. 2010, p. 391-396, doi: 10.1109/IECON.2010.5674994.
- [66] D. Sahoo, « Improvement of pulse width modulation », Consulté le: août 07, 2020. [En ligne]. Disponible sur: https://www.academia.edu/23803450/Improvement_of_pulse_width_modulation.
- [67] J. A. Houldsworth et D. A. Grant, « The Use of Harmonic Distortion to Increase the Output Voltage of a Three-Phase PWM Inverter », *IEEE Trans. Ind. Appl.*, vol. IA-20, n° 5, p. 1224-1228, sept. 1984, doi: 10.1109/TIA.1984.4504587.
- [68] Z. Shu, N. Ding, J. Chen, H. Zhu, et X. He, « Multilevel SVPWM With DC-Link Capacitor Voltage Balancing Control for Diode-Clamped Multilevel Converter Based STATCOM », *IEEE Trans. Ind. Electron.*, vol. 60, n° 5, p. 1884-1896, mai 2013, doi: 10.1109/TIE.2012.2218553.
- [69] Sabri SEKHRI, « Contribution à la réalisation du convertisseur matriciel multiniveaux », Mémoire de projet de fin d'études, ENP, 2018.
- [70] A. BENACHOUR, « Commande sans Capteur basée sur DTC d'une Machine Asynchrone alimentée par Convertisseur Matriciel », Ecole Nationale Polytechnique, 10, Avenue Pasteur, Hassen Badi, BP. 182, 16200 El Harrach, Alger, Algérie, 2017.
- [71] KHERROUBI Zine elabidine, « Implémentation de la "SVM" à deux niveaux et à trois niveaux par la carte "ARDUINO DUE" », Mémoire de projet de fin d'études, ENP, 2015.
- [72] The Dung NGUYEN, « Etude de stratégies de modulation pour onduleur triphasé dédiées à la réduction des perturbations du bus continu en environnement embarqué », PhD thesis, Université de Technologie de Compiègne, 2011.
- [73] S. Busquets-Monge, J. Bordonau, D. Boroyevich, et S. Somavilla, « The nearest three virtual space vector PWM - a modulation for the comprehensive neutral-point balancing in the three-level NPC inverter », *IEEE Power Electron. Lett.*, vol. 2, n° 1, p. 11-15, mars 2004, doi: 10.1109/LPEL.2004.828445.
- [74] N. Celanovic et D. Boroyevich, « A comprehensive study of neutral-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters », *IEEE Trans. Power Electron.*, vol. 15, n° 2, p. 242-249, mars 2000, doi: 10.1109/63.838096.
- [75] C. Noviello, *Mastering STM32*. Leanpub, 2015.
- [76] J.-F. Mognotte, « Conception d'un circuit intégré en SiC appliqué aux convertisseur de moyenne puissance », p. 275.
- [77] G. Brown, « Discovering the STM32 Microcontroller », p. 244.
- [78] « RM0090 Reference manual STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced Arm®-based 32-bit MCUs ». Consulté le: août 07, 2020. [En ligne]. Disponible sur: https://www.st.com/resource/en/reference_manual/dm00031020-stm32f405-415-stm32f407-417-stm32f427-437-and-stm32f429-439-advanced-arm-based-32-bit-mcus-stmicroelectronics.pdf.
- [79] ABROUS Ahmed, « Modélisation, Commande et Réalisation d'un Convertisseur Matriciel », Magister, ENP, 2008.
- [80] « Les condensateurs 4 ». <http://accrodavion.be/Accrodavions/lescondensateurs4.html> (consulté le mai 07, 2020).
- [81] Schatibi, « Dimensionnement des composants », *Dimensionnement des composants*, samedi juin 2011. <http://cours-techniques.blogspot.com/2011/06/dimensionnement-des-composants.html> (consulté le mai 08, 2020).

- [82] « LM7815C pdf, LM7815C description, LM7815C datasheets, LM7815C view :: ALLDATASHEET »: <https://pdf1.alldatasheet.com/datasheet-pdf/view/1147583/ARTSCHIP/LM7815C.html> (consulté le août 07, 2020).
- [83] M. Pinard, *Convertisseurs et électronique de puissance : Commande, description, mise en oeuvre - Applications avec Labview*. Dunod, 2007.
- [84] « SKD51 pdf, SKD51 description, SKD51 datasheets, SKD51 view :: ALLDATASHEET »: <https://pdf1.alldatasheet.com/datasheet-pdf/view/211004/SEMIKRON/SKD51.html> (consulté le août 07, 2020).
- [85] « IGBT Power Electronics Teaching System Principle for sizing power converters AN-8005 © by SEMIKRON 2008-09-24 – Rev00 1 / 1 7.pdf ». Consulté le: août 07, 2020. [En ligne]. Disponible sur: <https://www.thierry-lequeu.fr/data/AN-8005-Teaching-System.pdf>.
- [86] « 3L NPC & TNPC Topology AN-11001 © by SEMIKRON 2015-10-12– Rev 05 ». 2015.
- [87] « (22) Analytical evaluation of DC capacitor RMS current and voltage ripple in neutral-point clamped inverters | Request PDF », *ResearchGate*. https://www.researchgate.net/publication/317753067_Analytical_evaluation_of_DC_capacitor_RMS_current_and_voltage_ripple_in_neutral-point_clamped_inverters (consulté le août 07, 2020).
- [88] « voltage_balancing_resistors.pdf ». Consulté le: août 07, 2020. [En ligne]. Disponible sur: https://www.illinoiscapacitor.com/pdf/Papers/voltage_balancing_resistors.pdf.
- [89] « SKM100GB128D pdf, SKM100GB128D description, SKM100GB128D datasheets, SKM100GB128D view :: ALLDATASHEET »: <https://pdf1.alldatasheet.com/datasheet-pdf/view/217208/SEMIKRON/SKM100GB128D.html> (consulté le août 07, 2020).
- [90] « IKW30N60T pdf, IKW30N60T description, IKW30N60T datasheets, IKW30N60T view :: ALLDATASHEET »: <https://pdf1.alldatasheet.com/datasheet-pdf/view/121846/INFINEON/IKW30N60T.html> (consulté le août 07, 2020).
- [91] K. H. Ahmed, S. J. Finney, et B. W. Williams, « Passive filter design for three-phase inverter interfacing in distributed generation », *Electr. Power Qual. Util. J.*, vol. Vol. 13, n° nr 2, p. 49-58, 2007.
- [92] Y.-M. Chen, « RC Snubber Design using Root-Loci Approach for Synchronous Buck SMPS », 2005, Consulté le: août 23, 2020. [En ligne]. Disponible sur: <https://uwspace.uwaterloo.ca/handle/10012/963>.
- [93] « Capacitor Industry News | Capacitor Faks ». <https://www.capacitorfaks.com/blog> (consulté le août 07, 2020).
- [94] « Ap-Guide-Snubber-Caps.pdf ». Consulté le: août 10, 2020. [En ligne]. Disponible sur: <https://www.cde.com/resources/catalogs/Ap-Guide-Snubber-Caps.pdf>.
- [95] K. Mitzner, *Complete PCB Design Using OrCad Capture and Layout*. Elsevier/Newnes, 2007.
- [96] « OrCAD PCB Editor », *EMA Design Automation*, août 07, 2015. <https://www.ema-eda.com/products/cadence-orcad/orcad-pcb-editor> (consulté le août 16, 2020).
- [97] « Définition PCB (Printed Circuit Board) », *Récupération de données au laboratoire Data LabCenter*. <https://www.data-labcenter.fr/glossaire/pcb-printed-circuit-board/> (consulté le août 16, 2020).
- [98] « Réaliser un plan de masse électronique - PoBot ». <https://pobot.org/Plan-de-masse.html> (consulté le août 25, 2020).
- [99] « Official Gerber Format Website », *Ucamco*. <https://www.ucamco.com/en/gerber> (consulté le août 22, 2020).

ANNEXES

Séquences des états de l'onduleur 3 niveaux



Le tableau suivant résume la succession des états pendant la première demi-période d'échantillonnage pour toutes les régions du diagramme vectoriel. Ces états s'appliquent dans l'ordre inverse sur la 2^{eme} demi période :

Tableau A1-1 : Séquences des états de l'onduleur 3 niveaux

Secteur	Région 1	Région 2	Région 3	Région 4
1	N O O O P P P O O P P P O P P P O P P P			
	N N O O O P P N O O O P N N O O O O P P			
	N N N O O O P N N N O O N N N O N N N O			
2	P P O O O N N P O O O N P P O O O O N N			
	P P P O O O N P P P O O P P P O P P P O			
	P O O O N N N O O N N N O N N N O N N N			
3	N N N O O O P N N N O O N N N O N N N O			
	N O O O P P P O O P P P O P P P O P P P			
	N N O O O P P N O O O P N N O O O O P P			
4	P O O O N N N O O N N N O N N N O N N N			
	P P O O O N N P O O O N P P O O O O N N			
	P P P O O O N P P P O O P P P O P P P O			
5	N N O O O P P N O O O P N N O O O O P P			
	N N N O O O P N N N O O N N N O N N N O			
	N O O O P P P O O P P P O P P P O P P P			
6	P P P O O O N P P P O O P P P O P P P O			
	P O O O N N N O O N N N O N N N O N N N			
	P P O O O N N P O O O N P P O O O O N N			

Etats de commutation

Vu que les modules PWM intégrés dans les cartes de développement ne peuvent générer que des signaux de forme « 010 ou 101 », Les **tableau A2-1** et **tableau A2-2** indiquent la forme des fonctions logiques associées aux interrupteurs des demi-bras supérieurs, sur une période d'échantillonnage dans la première et la seconde région du premier et deuxième secteur du diagramme vectoriel respectivement.

Tableau B-1 :Signaux des interrupteurs pour la première région du premier secteur

	T_s														
	$T_s/2$							$T_s/2$							
	$\frac{T_z}{6}$	$\frac{T_y}{4}$	$\frac{T_x}{4}$	$\frac{T_z}{6}$	$\frac{T_y}{4}$	$\frac{T_x}{4}$	$\frac{T_z}{6}$	$\frac{T_z}{6}$	$\frac{T_y}{4}$	$\frac{T_x}{4}$	$\frac{T_z}{6}$	$\frac{T_y}{4}$	$\frac{T_x}{4}$	$\frac{T_z}{6}$	
K_{11}	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1
K_{12}	1	1	1	0	0	0	0	0	0	0	0	1	1	1	0
K_{13}	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1
K_{21}	1	1	1	1	0	0	0	0	0	0	1	1	1	1	0
K_{22}	1	1	1	1	1	1	0	0	1	1	1	1	1	1	0
K_{23}	1	1	1	1	1	0	0	0	0	1	1	1	1	1	0

C'est la succession de commutation qui doit être générée par le module PWM des microcontrôleurs ou les cartes de développement, pour commander l'onduleur T-NPC 3N avec la technique de modulation SVPWM.

Tableau B-2 :Signaux des interrupteurs pour la première région du premier secteur

	T_s													
	$T_s/2$							$T_s/2$						
	$\frac{Tz}{6}$	$\frac{Ty}{4}$	$\frac{Tx}{4}$	$\frac{Tz}{6}$	$\frac{Ty}{4}$	$\frac{Tx}{4}$	$\frac{Tz}{6}$	$\frac{Tz}{6}$	$\frac{Ty}{4}$	$\frac{Tx}{4}$	$\frac{Tz}{6}$	$\frac{Ty}{4}$	$\frac{Tx}{4}$	$\frac{Tz}{6}$
K_{11}														
K_{12}														
K_{13}														
K_{21}														
K_{22}														
K_{23}														

Face BOTTOM du circuit imprimé

C

La figure suivante présente la vue 3D de la carte imprimée virtuelle, tel que :

- Les carrés rouges représentent les dissipateurs thermiques (radiateurs), tandis que les verts ne sont que des borniers de 3 connexions.




Figure C-1 : Vue 3D de la carte imprimée virtuelle.




Figure C-2 : Radiateurs des IGBTs du point milieu.

Architecture de la STM32



L'interconnexion entre les différents temporisateurs à travers les TRGO et les TRGI(Output trigger et Input trigger) s'effectue selon l'architecture interne de la carte.

Le tableau suivant montre l'interconnexion entre les différents Timers.

Tableau C-1 :Interconnexion entre les différents timers de la cate STM32F4-discovery

Slave TIM	ITR0(TS=000)	ITR1(TS=001)	ITR2(TS=010)	ITR3(TS=011)
TIM1	TIM5_TRGO	TIM2_TRGO	TIM3_TRGO	TIM4_TRGO
TIM8	TIM1_TRGO	TIM2_TRGO	TIM4_TRGO	TIM5_TRGO
TIM2	TIM1_TRGO	TIM8_TRGO	TIM3_TRGO	TIM4_TRGO
TIM3	TIM1_TRGO	TIM2_TRGO	TIM5_TRGO	TIM4_TRGO
TIM4	TIM1_TRGO	TIM2_TRGO	TIM3_TRGO	TIM8_TRGO
TIM5	TIM2_TRGO	TIM3_TRGO	TIM4_TRGO	TIM8_TRGO
TIM9	TIM2_TRGO	TIM3_TRGO	TIM10_TRGO	TIM11_TRGO
TIM12	TIM4_TRGO	TIM5_TRGO	TIM13_TRGO	TIM14_TRGO

Les trois pages suivantes représentent la connexion entre les timers intégrés et les ports utilisées pour la programmation de la SVM du prototype, selon l'architecture de la carte STM32F4-Discovery, ainsi que le schéma descriptif des timers avancés.

Table 9. Alternate function mapping

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10/11	I2C1/I23	SPI1/SPI2/I2S2/I2S2ext	SPI3/I2Sext/I2S3	USART1/I23/I2S3ext	UART4/5/USART6	CAN1/2/TIM12/13/14	OTG_FS/OTG_HS	ETH	FSMC/SPIO/OTG_FS	DCMI		
PA0	-	TIM2_CH1_ETR	TIM5_CH1	TIM8_ETR	-	-	-	USART2_CTS	UART4_TX	-	-	ETH_MII_CRS	-	-	-	EVENTOUT
PA1	-	TIM2_CH2	TIM5_CH2	-	-	-	-	USART2_RTS	UART4_RX	-	-	ETH_MII_RX_CLK ETH_RMII_REF_CLK	-	-	-	EVENTOUT
PA2	-	TIM2_CH3	TIM5_CH3	TIM9_CH1	-	-	-	USART2_TX	-	-	-	ETH_MDIO	-	-	-	EVENTOUT
PA3	-	TIM2_CH4	TIM5_CH4	TIM9_CH2	-	-	-	USART2_RX	-	-	OTG_HS_ULP_L_D0	ETH_MII_COL	-	-	-	EVENTOUT
PA4	-	-	-	-	-	SPI1_NSS	SPI3_NSS/I2S3_WS	USART2_OK	-	-	-	-	OTG_HS_SOF	DCMI_HSYNC	-	EVENTOUT
PA5	-	TIM2_CH1_ETR	-	TIM8_CH1N	-	SPI1_SCK	-	-	-	-	OTG_HS_ULP_CLK	-	-	-	-	EVENTOUT
PA6	-	TIM1_BKIN	TIM3_CH1	TIM8_BKIN	-	SPI1_MISO	-	-	-	TIM13_CH1	-	-	-	DCMI_PIXCK	-	EVENTOUT
PA7	-	TIM1_CH1N	TIM3_CH2	TIM8_CH1N	-	SPI1_MOSI	-	-	-	TIM14_CH1	-	ETH_MII_RX_DV ETH_RMII_CRS_DV	-	-	-	EVENTOUT
PA8	MCO1	TIM1_CH1	-	-	I2C3_SCL	-	-	USART1_OK	-	-	OTG_FS_SOF	-	-	-	-	EVENTOUT
PA9	-	TIM1_CH2	-	-	I2C3_SMBA	-	-	USART1_TX	-	-	-	-	-	DCMI_D0	-	EVENTOUT
PA10	-	TIM1_CH3	-	-	-	-	-	USART1_RX	-	-	OTG_FS_ID	-	-	DCMI_D1	-	EVENTOUT
PA11	-	TIM1_CH4	-	-	-	-	-	USART1_CTS	-	CAN1_RX	OTG_FS_DM	-	-	-	-	EVENTOUT
PA12	-	TIM1_ETR	-	-	-	-	-	USART1_RTS	-	CAN1_TX	OTG_FS_DP	-	-	-	-	EVENTOUT
PA13	JTMS-SWDIO	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PA14	JTCK-SWCLK	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PA15	JTDI	TIM2_CH1 TIM2_ETR	-	-	-	SPI1_NSS	SPI3_NSS/I2S3_WS	-	-	-	-	-	-	-	-	EVENTOUT

Port A



Table 9. Alternate function mapping (continued)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10/11	I2C1/2/3	SPI1/SPI2/I2S2/I2S2bxt	SPI3/I2S3ext/I2S3xt	USART1/2/3/I2S3ext	UART4/5/USART6	CAN1/2/TIM12/13/14	OTG_HS_ULPI_D1 OTG_HS_ULPI_D2	ETH_MII_RXD2 ETH_MII_RXD3	FSMC/SDIO/OTG_FS	DCMI		
PB0	-	TIM1_CH2N	TIM3_CH3	TIM8_CH2N	-	-	-	-	-	-	OTG_HS_ULPI_D1	ETH_MII_RXD2	-	-	-	EVENTOUT
PB1	-	TIM1_CH3N	TIM3_CH4	TIM8_CH3N	-	-	-	-	-	-	OTG_HS_ULPI_D2	ETH_MII_RXD3	-	-	-	EVENTOUT
PB2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PB3	JTDO/TRACESWO	TIM2_CH2	-	-	-	SPI1_SCK	SPI3_SCK I2S3_CK	-	-	-	-	-	-	-	-	EVENTOUT
PB4	NJTRST	-	TIM3_CH1	-	-	SPI1_MISO	SPI3_MISO	I2S3ext_SD	-	-	-	-	-	-	-	EVENTOUT
PB5	-	-	TIM3_CH2	-	I2C1_SMB_A	SPI1_MOSI SPI1_MOSI	SPI3_MOSI I2S3_SD	-	CAN2_RX	-	OTG_HS_ULPI_D7	ETH_PPS_OUT	-	DCMI_D10	-	EVENTOUT
PB6	-	-	TIM4_CH1	-	I2C1_SCL	-	-	USART1_TX	-	CAN2_TX	-	-	-	DCMI_D5	-	EVENTOUT
PB7	-	-	TIM4_CH2	-	I2C1_SDA	-	-	USART1_RX	-	-	-	-	FSMC_NL	DCMI_VSYN_C	-	EVENTOUT
PB8	-	-	TIM4_CH3	TIM10_CH1	I2C1_SCL	-	-	-	-	CAN1_RX	-	ETH_MII_TXD3	SDIO_D4	DCMI_D6	-	EVENTOUT
PB9	-	-	TIM4_CH4	TIM11_CH1	I2C1_SDA	SPI2_NSS I2S2_WS	-	-	-	CAN1_TX	-	-	SDIO_D5	DCMI_D7	-	EVENTOUT
PB10	-	TIM2_CH3	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	-	USART3_TX	-	-	OTG_HS_ULPI_D3	ETH_MII_RX_ER	-	-	-	EVENTOUT
PB11	-	TIM2_CH4	-	-	I2C2_SDA	-	-	USART3_RX	-	-	OTG_HS_ULPI_D4	ETH_MII_TX_EN _RMII_TX_EN	-	-	-	EVENTOUT
PB12	-	TIM1_BKIN	-	-	I2C2_SMB_A	SPI2_NSS I2S2_WS	-	USART3_CK	-	CAN2_RX	OTG_HS_ULPI_D5	ETH_MII_TXD0 ETH_RMII_TXD0	OTG_HS_ID	-	-	EVENTOUT
PB13	-	TIM1_CH1N	-	-	-	SPI2_SCK I2S2_CK	-	USART3_CTS	-	CAN2_TX	OTG_HS_ULPI_D6	ETH_MII_TXD1 ETH_RMII_TXD1	-	-	-	EVENTOUT
PB14	-	TIM1_CH2N	-	TIM8_CH2N	-	SPI2_MISO	I2S2ext_SD	USART3_RTS	-	TIM12_CH1	-	-	OTG_HS_DM	-	-	EVENTOUT
PB15	RTC_REFIN	TIM1_CH3N	-	TIM8_CH3N	-	SPI2_MOSI I2S2_SD	-	-	-	TIM12_CH2	-	-	OTG_HS_DP	-	-	EVENTOUT




Table 9. Alternate function mapping (continued)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10/11	I2C1/2/3	SPI1/SPI2/I2S2/I2S26xt	SPI3/I2S3ext/I2S3	USART1/2/3/I2S3ext	USART6	CAN1/2/TIM12/3/14	OTG_HS_ULPI_OTG_HS	ETH	FSMC/SDIO/OTG_FS	DCMI		
PC0	-	-	-	-	-	-	-	-	-	-	OTG_HS_ULPI_STP	-	-	-	-	EVENTOUT
PC1	-	-	-	-	-	-	-	-	-	-	-	ETH_MDC	-	-	-	EVENTOUT
PC2	-	-	-	-	I2C2ext_SD	SPI2_MISO	I2S2ext_SD	-	-	-	OTG_HS_ULPI_DIR	ETH_MIL_TXD2	-	-	-	EVENTOUT
PC3	-	-	-	-	SPI2_MOSI/I2S2_SD	SPI2_MOSI/I2S2_SD	-	-	-	-	OTG_HS_ULPI_NXT	ETH_MIL_TX_CLK	-	-	-	EVENTOUT
PC4	-	-	-	-	-	-	-	-	-	-	-	ETH_MIL_RXD0 ETH_RMII_RXD0	-	-	-	EVENTOUT
PC5	-	-	-	-	-	-	-	-	-	-	-	ETH_MIL_RXD1 ETH_RMII_RXD1	-	-	-	EVENTOUT
PC6	-	-	TIM3_CH1	TIM8_CH1	-	I2S2_MCK	-	-	USART6_TX	-	-	-	SDIO_D6	DCMI_D0	-	EVENTOUT
PC7	-	-	TIM3_CH2	TIM8_CH2	-	-	I2S3_MCK	-	USART6_RX	-	-	-	SDIO_D7	DCMI_D1	-	EVENTOUT
PC8	-	-	TIM3_CH3	TIM8_CH3	-	-	-	-	USART6_CK	-	-	-	SDIO_D0	DCMI_D2	-	EVENTOUT
PC9	MCO2	-	TIM3_CH4	TIM8_CH4	I2C3_SDA	I2S3_CKIN	-	-	-	-	-	-	SDIO_D1	DCMI_D3	-	EVENTOUT
PC10	-	-	-	-	-	-	SPI3_SCK/I2S3_CK	USART3_TX/USART3_RX	UART4_TX	-	-	-	SDIO_D2	DCMI_D8	-	EVENTOUT
PC11	-	-	-	-	-	I2S3ext_SD	SPI3_MISO/USART3_RX	USART3_RX	UART4_RX	-	-	-	SDIO_D3	DCMI_D4	-	EVENTOUT
PC12	-	-	-	-	-	-	SPI3_MOSI/I2S3_SD	USART3_CK	UART5_TX	-	-	-	SDIO_CK	DCMI_D9	-	EVENTOUT
PC13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PC14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PC15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT

Port C



SKM 100GB128D



SEMITRANS[®] 2

SPT IGBT Module


SKM 100GB128D

Features

- SPT = Soft-Punch-Through technology
- V_{CEsat} with positive temperature coefficient
- High short circuit capability, self limiting to $6 \times I_C$

Typical Applications

- AC inverter drives
- UPS
- Electronic welders at f_{sw} up to 20 kHz



GB

Absolute Maximum Ratings		$T_C = 25^\circ\text{C}$, unless otherwise specified			
Symbol	Conditions	Values		Units	
IGBT					
V_{CES}	$T_j = 25^\circ\text{C}$	1200		V	
I_C	$T_j = 150^\circ\text{C}$	$T_C = 25^\circ\text{C}$	145		A
		$T_C = 80^\circ\text{C}$	105		A
I_{CRM}	$I_{CRM} = 2 \times I_{Cnom}$	150		A	
V_{GES}		± 20		V	
t_{psc}	$V_{CC} = 600\text{ V}; V_{GE} \leq 20\text{ V}; T_j = 125^\circ\text{C}$ $V_{CES} < 1200\text{ V}$	10		μs	
Inverse Diode					
I_F	$T_j = 150^\circ\text{C}$	$T_{case} = 25^\circ\text{C}$	95		A
		$T_{case} = 80^\circ\text{C}$	65		A
I_{FRM}	$I_{FRM} = 2 \times I_{Fnom}$	150		A	
I_{FSM}	$t_p = 10\text{ ms}; \text{sin.}$	$T_j = 150^\circ\text{C}$	720		A
Module					
$I_{t(RMS)}$		200		A	
T_{vj}		- 40... + 150		$^\circ\text{C}$	
T_{stg}		- 40... + 125		$^\circ\text{C}$	
V_{isol}	AC, 1 min.	4000		V	

Characteristics		$T_C = 25^\circ\text{C}$, unless otherwise specified				
Symbol	Conditions	min.	typ.	max.	Units	
IGBT						
$V_{GE(th)}$	$V_{GE} = V_{CE}, I_C = 3\text{ mA}$	4,5	5,5	6,45	V	
I_{CES}	$V_{GE} = 0\text{ V}, V_{CE} = V_{CES}$	$T_j = 25^\circ\text{C}$	0,1		0,3	mA
		$T_j = 125^\circ\text{C}$	0,9		1,05	V
V_{CE0}		$T_j = 25^\circ\text{C}$	1		1,15	V
		$T_j = 125^\circ\text{C}$	0,9		1,05	V
r_{CE}	$V_{GE} = 15\text{ V}$	$T_j = 25^\circ\text{C}$	13		16	$\text{m}\Omega$
		$T_j = 125^\circ\text{C}$	16		20	$\text{m}\Omega$
$V_{CE(sat)}$	$I_{Cnom} = 75\text{ A}, V_{GE} = 15\text{ V}$	$T_j = 25^\circ\text{C}_{chiplev.}$	1,9		2,35	V
		$T_j = 125^\circ\text{C}_{chiplev.}$	2,1		2,55	V
C_{ies}	$V_{CE} = 25, V_{GE} = 0\text{ V}$	$f = 1\text{ MHz}$	6,2		nF	
C_{oes}			0,74		nF	
C_{res}			0,71		nF	
Q_G	$V_{GE} = -8\text{ V} - +20\text{ V}$	860		nC		
R_{Gint}	$T_j = 25^\circ\text{C}$	5		Ω		
$t_{d(on)}$	$R_{Gon} = 4,7\ \Omega$	$V_{CC} = 600\text{ V}$ $I_{Cnom} = 75\text{ A}$	175		ns	
t_r			38		ns	
E_{on}	$R_{Goff} = 4,7\ \Omega$	$T_j = 125^\circ\text{C}$ $V_{GE} = \pm 15\text{ V}$	9		mJ	
$t_{d(off)}$			370		ns	
t_f			65		ns	
E_{off}			7,5		mJ	
$R_{th(j-c)}$	per IGBT	0,21		K/W		



Power Bridge Rectifiers

SKD 51

Features

- Glass passivated silicon chips
- Fast-on terminals for pcb solder or plug on connections
- Sturdy insulated metal base plate
- Low thermal impedance through use of direct copper bonded aluminum substrate
- Blocking voltage up to 1800V
- High surge currents
- UL recognized, file no. E63 532


Typical Applications*

- Three phase rectifier for power supplies
- Input rectifier for variable frequency drives
- Rectifier for DC motor field supplies
- Battery charger rectifiers
- Recommended snubber network:
RC: 0.1 μ F, 50 Ω ($P_R = 1$ W)

1) For solder connection. Permissible current for plug connection see DIN IEC 760E and DIN 46249 part 1

2) Freely suspended or mounted on an insulator

3) Mounted on a painted metal sheet of min. 250 x 250 x 1 mm



SKD

V_{RSM} V	V_{RRM}, V_{DRM} V	$I_D = 50^{1)}$ A (full conduction) ($T_c = 127^\circ\text{C}$)
500	400	SKD 51/04
900	800	SKD 51/08
1300	1200	SKD 51/12
1500	1400	SKD 51/14
1700	1600	SKD 51/16
1900	1800	SKD 51/18



Symbol	Conditions	Values	Units
I_D	$T_c = 127^\circ\text{C}$	50	A
	$T_a = 45^\circ\text{C}$; isolated ²⁾	7	A
	$T_a = 45^\circ\text{C}$; chassis ³⁾	18	A
	$T_a = 45^\circ\text{C}$; R4A/120	27	A
	$T_a = 45^\circ\text{C}$; P5A/100	31	A
I_{FSM}	$T_{vj} = 25^\circ\text{C}$; 10 ms	775	A
	$T_{vj} = 150^\circ\text{C}$; 10 ms	700	A
i^2t	$T_{vj} = 25^\circ\text{C}$; 8,3 ... 10 ms	3000	A ² s
	$T_{vj} = 150^\circ\text{C}$; 8,3 ... 10 ms	2450	A ² s
V_F	$T_{vj} = 25^\circ\text{C}$; $I_F = 75$ A	max. 1,45	V
$V_{(TO)}$	$T_{vj} = 150^\circ\text{C}$	max. 0,8	V
r_T	$T_{vj} = 150^\circ\text{C}$	max. 8,5	m Ω
I_{RD}	$T_{vj} = 25^\circ\text{C}$; $V_{DD} = V_{DRM}$; $V_{RD} = V_{RRM}$	max. 0,2	mA
	$T_{vj} = 150^\circ\text{C}$; $V_{RD} = V_{RRM}$	4	mA
t_{Tr}	$T_{vj} = 25^\circ\text{C}$; $I_F = I_R = 1$ A	5	μ s
$R_{th(j-c)}$	per diode	1,1	K/W
	total	0,183	K/W
$R_{th(c-s)}$	total	0,1	K/W
$R_{th(j-a)}$	isolated ²⁾ (chassis ³⁾)	9 (3,15)	K/W
T_{vj}		- 40 ... +150	$^\circ\text{C}$
T_{stg}		- 40 ... +125	$^\circ\text{C}$
V_{isol}	a. c. 50 Hz; r.m.s.; 1 s / 1 min. to heatsink	3600 (3000)	V
M_s		4,5 \pm 15 %	Nm
M_t			
m		97	g
Case		G 51	

Low Loss DuoPack : IGBT in TRENCHSTOP™ and Fieldstop technology with soft, fast recovery anti-parallel Emitter Controlled HE diode



Features:

- Very low $V_{CE(sat)}$ 1.5V (typ.)
- Maximum Junction Temperature 175°C
- Short circuit withstand time 5μs
- Designed for :
 - Frequency Converters
 - Uninterruptible Power Supply
- TRENCHSTOP™ and Fieldstop technology for 600V applications offers :
 - very tight parameter distribution
 - high ruggedness, temperature stable behavior
 - very high switching speed
 - low $V_{CE(sat)}$
- Positive temperature coefficient in $V_{CE(sat)}$
- Low EMI
- Low Gate Charge
- Very soft, fast recovery anti-parallel Emitter Controlled HE diode
- Qualified according to JEDEC¹ for target applications
- Pb-free lead plating; RoHS compliant
- Complete product spectrum and PSpice Models : <http://www.infineon.com/igbt/>



Type	V_{CE}	I_C	$V_{CE(sat), T_j=25^\circ C}$	$T_{j,max}$	Marking	Package
IKW30N60T	600V	30A	1.5V	175°C	K30T60	PG-TO247-3

Maximum Ratings

Parameter	Symbol	Value	Unit
Collector-emitter voltage, $T_j \geq 25^\circ C$	V_{CE}	600	V
DC collector current, limited by $T_{j,max}$	I_C	45	A
$T_C = 25^\circ C$, value limited by bondwire		39	
$T_C = 100^\circ C$		39	
Pulsed collector current, t_p limited by $T_{j,max}$		90	
Turn off safe operating area, $V_{CE} = 600V$, $T_j = 175^\circ C$, $t_p = 1\mu s$	-	90	
Diode forward current, limited by $T_{j,max}$	I_F	45	A
$T_C = 25^\circ C$, value limited by bondwire		39	
$T_C = 100^\circ C$		39	
Diode pulsed current, t_p limited by $T_{j,max}$	I_{Fpuls}	90	
Gate-emitter voltage	V_{GE}	± 20	V
Short circuit withstand time ²⁾	t_{SC}	5	μs
$V_{GE} = 15V$, $V_{CC} \leq 400V$, $T_j \leq 150^\circ C$			
Power dissipation $T_C = 25^\circ C$	P_{tot}	187	W
Operating junction temperature	T_j	-40...+175	°C
Storage temperature	T_{stg}	-55...+150	
Soldering temperature, 1.6mm (0.063 in.) from case for 10s	-	260	

¹ J-STD-020 and JEDEC-022

²⁾ Allowed number of short circuits: <1000; time between short circuits: >1s.

2.0 Amp Output Current IGBT Gate Drive Optocoupler

Technical Data

HCPL-3120

Features

- **2.0 A Minimum Peak Output Current**
- **15 kV/ μ s Minimum Common Mode Rejection (CMR) at $V_{CM} = 1500$ V**
- **0.5 V Maximum Low Level Output Voltage (V_{OL}) Eliminates Need for Negative Gate Drive**
- **$I_{CC} = 5$ mA Maximum Supply Current**
- **Under Voltage Lock-Out Protection (UVLO) with Hysteresis**
- **Wide Operating V_{CC} Range: 15 to 30 Volts**
- **500 ns Maximum Switching Speeds**
- **Industrial Temperature Range: -40°C to 100°C**
- **Safety Approval**
UL Recognized - 2500 V rms for 1 minute per UL1577
CSA Approval
VDE 0884 Approved with $V_{IORM} = 630$ V peak (Option 060 only)

Applications

- **Isolated IGBT/MOSFET Gate Drive**
- **AC and Brushless DC Motor Drives**


- **Industrial Inverters**
- **Switch Mode Power Supplies (SMPS)**

Description

The HCPL-3120 consists of a GaAsP LED optically coupled to an integrated circuit with a power output stage. This optocoupler is ideally suited for driving power IGBTs and MOSFETs used in

motor control inverter applications. The high operating voltage range of the output stage provides the drive voltages required by gate controlled devices. The voltage and current supplied by this optocoupler makes it ideally suited for directly driving IGBTs with ratings up to 1200 V/100 A. For IGBTs with higher ratings, the HCPL-3120 can be used to drive a discrete power stage which drives the IGBT gate.

Functional Diagram



TRUTH TABLE

LED	$V_{CC} - V_{EE}$ "POSITIVE GOING" (i.e., TURN-ON)	$V_{CC} - V_{EE}$ "NEGATIVE GOING" (i.e., TURN-OFF)	V_O
OFF	0 - 30 V	0 - 30 V	LOW
ON	0 - 11 V	0 - 9.5 V	LOW
ON	11 - 13.5 V	9.5 - 12 V	TRANSITION
ON	13.5 - 30 V	12 - 30 V	HIGH

A 0.1 μ F bypass capacitor must be connected between pins 5 and 8.

CAUTION: It is advised that normal static precautions be taken in handling and assembly of this component to prevent damage and/or degradation which may be induced by ESD.

Refer to the test circuits, $T_J = 0$ to 125 °C, $V_I = 10$ V, $I_O = 500$ mA, $C_I = 0.33$ μ F, $C_O = 0.1$ μ F unless otherwise specified.

Table 10. Electrical characteristics of L7805C

Symbol	Parameter	Test conditions	Min.	Typ.	Max.	Unit
V_O	Output voltage	$T_J = 25$ °C	4.8	5	5.2	V
V_O	Output voltage	$I_O = 5$ mA to 1 A, $V_I = 7$ to 18 V	4.75	5	5.25	V
V_O	Output voltage	$I_O = 1$ A, $V_I = 18$ to 20V, $T_J = 25$ °C	4.75	5	5.25	V
ΔV_O ⁽¹⁾	Line regulation	$V_I = 7$ to 25 V, $T_J = 25$ °C		3	100	mV
		$V_I = 8$ to 12 V, $T_J = 25$ °C		1	50	
ΔV_O ⁽¹⁾	Load regulation	$I_O = 5$ mA to 1.5 A, $T_J = 25$ °C			100	mV
		$I_O = 250$ to 750 mA, $T_J = 25$ °C			50	
I_d	Quiescent current	$T_J = 25$ °C			8	mA
ΔI_d	Quiescent current change	$I_O = 5$ mA to 1 A			0.5	mA
		$V_I = 7$ to 23 V			0.8	
$\Delta V_O/\Delta T$	Output voltage drift	$I_O = 5$ mA		-1.1		mV/°C
eN	Output noise voltage	B = 10 Hz to 100 kHz, $T_J = 25$ °C		40		μ V/ V_O
SVR	Supply voltage rejection	$V_I = 8$ to 18 V, $f = 120$ Hz	62			dB
V_d	Dropout voltage	$I_O = 1$ A, $T_J = 25$ °C		2		V
R_O	Output resistance	$f = 1$ kHz		17		m Ω
I_{sc}	Short circuit current	$V_I = 35$ V, $T_J = 25$ °C		0.75		A
I_{scp}	Short circuit peak current	$T_J = 25$ °C		2.2		A

1. Load and line regulation are specified at constant junction temperature. Changes in V_O due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

Note: Minimum load current for regulation is 5 mA.

Refer to the test circuits, $T_J = 0$ to 125 °C, $V_I = 23$ V, $I_O = 500$ mA, $C_I = 0.33$ μ F, $C_O = 0.1$ μ F unless otherwise specified.

Table 16. Electrical characteristics of L7815C

Symbol	Parameter	Test conditions	Min.	Typ.	Max.	Unit
V_O	Output voltage	$T_J = 25$ °C	14.4	15	15.6	V
V_O	Output voltage	$I_O = 5$ mA to 1 A, $V_I = 17.5$ to 28 V	14.25	15	15.75	V
V_O	Output voltage	$I_O = 1$ A, $V_I = 28$ to 30 V, $T_J = 25$ °C	14.25	15	15.75	V
ΔV_O ⁽¹⁾	Line regulation	$V_I = 17.5$ to 30 V, $T_J = 25$ °C			300	mV
		$V_I = 20$ to 26 V, $T_J = 25$ °C			150	
ΔV_O ⁽¹⁾	Load regulation	$I_O = 5$ mA to 1.5 A, $T_J = 25$ °C			300	mV
		$I_O = 250$ to 750 mA, $T_J = 25$ °C			150	
I_d	Quiescent current	$T_J = 25$ °C			8	mA
ΔI_d	Quiescent current change	$I_O = 5$ mA to 1A			0.5	mA
		$V_I = 17.5$ to 30 V			1	
$\Delta V_O/\Delta T$	Output voltage drift	$I_O = 5$ mA		-1		mV/°C
eN	Output noise voltage	$B = 10$ Hz to 100kHz, $T_J = 25$ °C		90		μ V/ V_O
SVR	Supply voltage rejection	$V_I = 18.5$ to 28.5 V, $f = 120$ Hz	54			dB
V_d	Dropout voltage	$I_O = 1$ A, $T_J = 25$ °C		2		V
R_O	Output resistance	$f = 1$ kHz		19		m Ω
I_{sc}	Short circuit current	$V_I = 35$ V, $T_J = 25$ °C		0.23		A
I_{scp}	Short circuit peak current	$T_J = 25$ °C		2.2		A

1. Load and line regulation are specified at constant junction temperature. Changes in V_O due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.


Note: Minimum load current for regulation is 5 mA.

Capteur de tension LV 25-P

Pour la mesure électronique des tensions : DC, AC, Impulsionnelles..., avec une isolation galvanique entre le circuit primaire (haute tension) et le circuit secondaire (circuit électronique).

$$I_{PN} = 10 \text{ mA}$$

$$V_{PN} = 10 \dots 500 \text{ V}$$



Caractéristiques électriques principales

I_{PN}	Courant primaire efficace nominal	10	mA			
I_P	Courant primaire, plage de mesure	0 .. ± 14	mA			
R_M	Résistance de mesure	R_{Mmin}	R_{Mmax}			
				avec ± 12 V	@ ± 10 mA _{max}	30
			@ ± 14 mA _{max}	30	100	Ω
		avec ± 15 V	@ ± 10 mA _{max}	100	350	Ω
	@ ± 14 mA _{max}	100	190	Ω		
I_{SN}	Courant secondaire efficace nominal	25	mA			
K_N	Rapport de transformation	2500 : 1000				
V_C	Tension d'alimentation (± 5 %)	± 12 .. 15	V			
I_C	Courant de consommation	10 (@ ± 15 V) + I_S	mA			
V_d	Tension efficace d'essai diélectrique ¹⁾ , 50 Hz, 1 mn	2.5	kV			

Précision - Performances dynamiques

X_G	Précision globale @ I_{PN} , $T_A = 25^\circ\text{C}$	@ ± 12 .. 15 V	± 0.9	%	
		@ ± 15 V (± 5 %)	± 0.8	%	
\mathcal{E}_L	Linéarité		< 0.2	%	
I_O	Courant de décalage @ $I_P = 0$, $T_A = 25^\circ\text{C}$	Typ	Max	mA	
I_{OT}	Dérive en température de I_O	0°C .. + 25°C	± 0.06	± 0.25	mA
		+ 25°C .. + 70°C	± 0.10	± 0.35	mA
t_r	Temps de retard ²⁾ @ 90 % de V_{Pmax}	40		μs	

Caractéristiques générales

T_A	Température ambiante de service	0 .. + 70	°C
T_S	Température ambiante de stockage	- 25 .. + 85	°C
R_P	Résistance bobine primaire @ $T_A = 70^\circ\text{C}$	250	Ω
R_S	Résistance bobine secondaire @ $T_A = 70^\circ\text{C}$	110	Ω
m	Masse	22	g
	Normes ³⁾	EN 50178	

Notes : ¹⁾ Entre primaire et secondaire

²⁾ $R_1 = 25 \text{ k}\Omega$ (Constante de temps L/R, engendrée par la résistance et l'inductance du circuit primaire)

³⁾ Une liste des essais correspondants est disponible sur demande

Généralités

- Capteur de tension de type boucle fermée (à compensation) utilisant l'effet Hall
- Boîtier injecté en matière isolante auto-extinguible de classe UL 94-V0.

Principes d'utilisation

- Pour mesurer une tension, il faut prélever un courant proportionnel à la tension à mesurer
- Le primaire du capteur est à raccorder directement aux bornes de la tension à mesurer avec une résistance R_1 en série.

Avantages

- Excellente précision
- Très bonne linéarité
- Faible dérive en température
- Faible temps de retard
- Grande bande passante
- Grande immunité aux perturbations extérieures
- Faible perturbation en mode commun.

Applications

- Variateurs de vitesse et entraînements à servomoteur AC
- Convertisseurs statiques pour entraînements à moteur DC
- Applications alimentées par batteries
- Alimentations Sans Interruption (ASI)
- Alimentations pour applications de soudage.


981125/14

Current Transducer LA 55-P

For the electronic measurement of currents: DC, AC, pulsed..., with galvanic separation between the primary circuit and the secondary circuit.



$$I_{PN} = 50 \text{ A}$$



Electrical data

I_{PN}	Primary nominal RMS current	50	A					
I_{PM}	Primary current, measuring range	0 ... ± 70	A					
R_M	Measuring resistance	@ $T_A = 70^\circ\text{C}$ $T_A = 85^\circ\text{C}$						
		$R_{M \min}$	$R_{M \max}$	$R_{M \min}$	$R_{M \max}$			
		with $\pm 12 \text{ V}$	@ $\pm 50 \text{ A}_{\max}$	10	100	60	95	Ω
			@ $\pm 70 \text{ A}_{\max}$	10	50	60 ¹⁾	60 ¹⁾	Ω
		with $\pm 15 \text{ V}$	@ $\pm 50 \text{ A}_{\max}$	50	160	135	155	Ω
	@ $\pm 70 \text{ A}_{\max}$	50	90	135 ²⁾	135 ²⁾	Ω		
I_{SN}	Secondary nominal RMS current	50	mA					
N_P/N_S	Turns ratio	1 : 1000						
U_C	Supply voltage ($\pm 5\%$)	$\pm 12 \dots 15$	V					
I_C	Current consumption (± 2)	10 (@ $\pm 15 \text{ V}$) + I_S	mA					

Accuracy - Dynamic performance data

ε	Error @ $I_{PN}, T_A = 25^\circ\text{C}$	@ $\pm 15 \text{ V} (\pm 5\%)$	± 0.65	%
		@ $\pm 12 \dots 15 \text{ V} (\pm 5\%)$	± 0.90	%
ε_L	Linearity error		< 0.15	%
I_O	Offset current @ $I_p = 0, T_A = 25^\circ\text{C}$	Typ	Max	mA
I_{OM}	Magnetic offset current ³⁾ @ $I_p = 0$ and specified R_M , after an overload of $3 \times I_{PN}$		± 0.3	mA
I_{OT}	Temperature variation of I_O	-25 °C ... +85 °C	± 0.1 ± 0.6	mA
		-40 °C ... -25 °C	± 0.2 ± 1.0	mA
t_{D10}	Delay time @ 10 % of I_{PN}		< 500	ns
t_{D90}	Delay time to 90 % of I_{PN} ⁴⁾		< 1	μs
BW	Frequency bandwidth (-1 dB)		DC ... 200	kHz

General data

T_A	Ambient operating temperature	-40 ... +85	$^\circ\text{C}$
T_S	Ambient storage temperature	-40 ... +90	$^\circ\text{C}$
R_S	Resistance of secondary winding	@ $T_A = 70^\circ\text{C}$	80 Ω
		@ $T_A = 85^\circ\text{C}$	85 Ω
m	Mass	18	g
	Standards	EN 50178: 1997 UL 508: 2010	

Notes: ¹⁾ Measuring range limited to $\pm 60 \text{ A}_{\max}$

²⁾ Measuring range limited to $\pm 55 \text{ A}_{\max}$

³⁾ Result of the coercive field of the magnetic circuit

⁴⁾ For a $di/dt = 200 \text{ A}/\mu\text{s}$.

Features

- Closed loop (compensated) current transducer using the Hall effect
- Insulating plastic case recognized according to UL 94-V0.

Advantages

- Excellent accuracy
- Very good linearity
- Low temperature drift
- Optimized response time
- Wide frequency bandwidth
- No insertion losses
- High immunity to external interference
- Current overload capability.

Applications

- AC variable speed drives and servo motor drives
- Static converters for DC motor drives
- Battery supplied applications
- Uninterruptible Power Supplies (UPS)
- Switched Mode Power Supplies (SMPS)
- Power supplies for welding applications.

Application domain

- Industrial.

Figure 86. Advanced-control timer block diagram

